完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
各位大神,小弟新使用MSP430F6726A做开发,遇到晶振不起振问题,头疼不已,还请各位大神指点迷津。
主要问题:使用32.768kHz晶振接MCU24,25管脚(XIN,XOUT),根据规格书使用12pF的匹配电容,晶振不起振,更换3pF,6pF,9pF,15pF,22pF,30pF,47pF匹配电容还是不起振,询问ti威廉希尔官方网站 人员也没给出具体解决办法,基本上也是从PCB布线,电容匹配方面给分析的,但都已试过,没起作用,由于此款MCU自带晶振,外部晶振不起振会转到内部晶振起振,以下是源码部分从TI官网上弄得: void Systerm_Clock_init(void) { volatile unsigned int i; PJDIR |= BIT0 | BIT1 | BIT3; //ACLK, MCLK, SMCLK set out to pins PJSEL |= BIT0 | BIT1 | BIT3; //PJ.0,1,3 for debugging purposes. // Setup UCS // Loop until XT1 fault flag is cleared do { UCSCTL7 &= ~XT1LFOFFG; //Clear XT1 fault flags } while (UCSCTL7 & XT1LFOFFG); //Test XT1 fault flag UCSCTL6 &= ~(XT1OFF); //XT1 On UCSCTL6 |= XCAP_3; //Internal load cap __bic_SR_register(SCG0); // Enable the FLL control loop UCSCTL0 = 0x0000; //Set lowest possible DCOx, MODx UCSCTL1 = DCORSEL_5; //Select DCO range 16MHz operation UCSCTL2 = FLLD_0 + 511; //(N + 1) * FLLRef = Fdco=(487 + 1) * 32768 =15990784Hz= 16MHz __bic_SR_register(SCG0); //Enable the FLL control loop __delay_cycles(600000); //32 x 32 x 16 MHz / 32,768 Hz = 500000 = MCLK cycles for DCO to settle UCSCTL4 |= SELA_0+SELS_3+SELM_3; //Set ACLK = XT1,SCLK=MCLK=DCOCLK=16M UCSCTL6 &= ~(XT1DRIVE_3); //XT1 stable, reduce drive strength*/ } 实在不清楚到底哪出问题了,还望使用过此芯片的大神给指导一二。
|
|
相关推荐
1个回答
|
|
|
|
1 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
《DNESP32S3使用指南-IDF版_V1.6》第四十六章 SD卡模拟U盘实验
505 浏览 0 评论
嵌入式学习-飞凌嵌入式ElfBoard ELF 1板卡-移植前准备之git管理内核源码
1972 浏览 0 评论
【瑞萨RA2L1入门学习】+ MacOS安装e2studio
887 浏览 0 评论
嵌入式学习-飞凌嵌入式ElfBoard ELF 1板卡-本地仓库管理之分支间的操作
852 浏览 0 评论
【RA-Eco-RA4E2-64PIN-V1.0开发板试用】3D 图形显示
711 浏览 0 评论
【youyeetoo X1 windows 开发板体验】少儿AI智能STEAM积木平台
12280 浏览 31 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-9 07:29 , Processed in 0.641504 second(s), Total 82, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191