如何实现单片机与PCI总线接口的并行通信？

　　8位单片机在嵌入式系统中应用广泛，然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线，8位数据端口，而PCI总线2.0规范中，除了有32位地址数据复用AD［3～0］外，还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁，充分利用CPLD中I/O资源丰富、用户可自定制逻辑的优势，来帮助单片机完成与PCI设备间的通信任务。
　　1 PCI接口设计原理
　　1.1 PCI总线协议简介
　　这里只讨论PCI总线2.0协议，其它协议仅仅是在2.0的基础上作了一些扩展，仅就单片机与PCI设备间的通信来说，意义不大。PCI总线是高性能局部总线，工作频率0～33MHz，可同时支持多组外围设备。在这里，我们只关心单片机与一个PCI设备间通信的情况，而且是以单片机与CPLD一方作为主控方，另一方作为PCI从设备。这样做的目的是为了简化问题，降低系统造价。
　　PCI总线上信号线虽然多，但并不是每个信号都要用到。实际上PCI设备也并不会支持所有的信号线，比如错误报告信号PERR与SERR在网卡中就不支持。我们可以针对具体的应用选择支持其中部分信号线，还有一些信号线可以直接连电源或接地。下面简单介绍一下常用信号线的功能。
　　AD［31～0］：地址数据多路复用信号。在FRAME有效的第一个周期为地址，在IRDY与TRDY同时有效的时候为数据。
　　C/BE［3～0］：总线命令与字节使能控制信号。在地址中传输的是总线命令；在数据期内是字节使能控制信号，表示AD［31～0］中哪些字节是有效数据。以下是总线命令编码的说明：
　　C/BE［30］# 命令类型说明C/BE［30］# 命令类型说明
　　0 0 0 0 中断应答 1 0 0 0 保留
　　0 0 0 1 特殊周期 1 0 0 1 保留
　　0 0 1 0 I/O读 1 0 1 0 配置读
　　0 0 1 1 I/O写 1 0 1 1 配置写
　　0 1 0 0 保留 1 1 0 0 存储器多行读
　　0 1 0 1 保留 1 1 0 1 双地址周期
　　0 1 1 0 存储器读 1 1
　　1 0 存储器一行读
　　0 1 1 1 存储器写 1 1 1 1 存储器写并无效
　　PCI总线上所有的数据传输基本上都由以下三条信号线控制。
　　FRAME：帧周期信号。由主设备驱动，表示一次访问的开始和持续时间，FRAME有效时（0为有效，下同），表示数据传输进行中，失效后，为数据传输最后一个周期。
　　IRD：主设备准备好信号。由主设备驱动，表示主设备已经准备好进行数据传输。
　　TRDY：从设备准备好信号。由从设备驱动，表示从设备已经准备好进行数据传输。当IRDY与TRDY同时有效时，数据传输才会真正发生。
　　另外，还有IDSEL信号用来在配置空间读写期间作为片选信号。对于只有一个PCI从设备的情况，它总可以接高电平。IDSEL信号由从设备驱动，表示该设备已成为当前访问的从设备，可以不理会。
　　在PCI总线上进行读写操作时，PCI总线上的各种信号除了RST、IRQ、IRQC、IRQ之外，只有时钟的下降沿信号会发生变化，而在时钟上升沿信号必须保持稳定。
　　1.2 CPLD设计规划
　　出于对单片机和CPLD处理能力和系统成本的考虑，下面的规划不支持PCI总线的线性突传输等需要连续几个数据周期的读写方式，而仅支持一个址周期加一个数据周期的读写方式。对于大部分应用而言，这种方式已经足够了。图1是经过简化后的PCI总线读写操作时序。
　　在CPLD内设有13个8位寄存器用来保存进行一次PCI总线读写时所需要的数据，其中pci_address0～pci_address3是读写时的地址数据；
　　
　　图1 简化的PCI写操作时序
　　pcidatas0～pci_datas3是要往PCI设备写的数据；pci_cbe［3～0］保存地址周期时的总线命令；pci_cbe［7～4］保存数据周期时的字节使能命令；pci_data0～pci_data3保存从PCI设备返回的数据；pci_request是PCI总线读写操作状态寄存器，用于向单片机返回一些信息。当单片机往pci_cbe寄存器写入一个字节的时候，会复位CPLD中的状态机，触发CPLD进行PCI总线的读写操作；单片机则通过查询pci_request寄存器得知读写操作完成，再从pci_data寄存器读出PCI设备返回的数据。
　　CPLD中状态机的状态转移图如图2所示。每一个状态对应FRAME与IRD信号的一种输出，而其它输入输出信号线可由这两个信号线和pci_cbe的值及TRDY的状态决定。当FRAME为有效时，AD［31～0］由pci_address驱动，而C/BE［3～0］由pci_cbe低4位驱动；当IRDY有效时，C/BE［3～0］视总线命令，要么由pci_cbe高4位驱动，要么设为高阻态，而AD［31～0］在pci_cbe［0］为“0” （PCI读命令）时，设为高阻态，而在pci_cbe［0］为“1” （PCI写命令）时由pci_datas驱动。另外一方面，一旦TRDY信号线变为低电平，AD［31～0］线上的数据被送入pci_data寄存器，而C/BE［3～0］线上的数据被送入pci_request寄存器的低4位。
　　
　　图2 状态转移图
　　考虑到在不正常情况下，PCI设备不会对PCI总线作出响应，即TRDY不会有效，为了不使状态机陷入状态S2的僵持局面，另外增设了一个移位计数器mycounter。当IRD信号有效时，计数器开始计数。计数溢出之后，不论PCI总线操作是否完成，状态机都会从状态S2转移到状态S3，即结束PCI总线操作。当TRDY有效时，会立即置位mycounter.cout。
　　PCI总线操作是否正确完成，可查询pci_request的最高位是否为“1”，而IRDY与FRAME的值可分别查询pci_request的第4位和第5位。这两位反映了PCI总线操作所处的状态，两位都为“1”时可以认为PCI总线操作已经完成。在实践中，如果单片机的速度不是足够快的话，可以认为PCI总线操作总是即时完成的。
　　2 PCI设计接口实现
　　2.1 CPLD VHDL程序设计
　　我们针对8位单片机控制PCI以太网卡进行了程序设计，CPLD器件选用Xilinx的XC95216系列。针对以太网卡的特点在逻辑上进行了再次简化，最终程序将适配进XC95261芯片中，并在实践中检验通过。
　　以太网卡仅支持对配置空间和I/O空间的读写操作，而且这两个空间的地址都可以设置在0xFF以内，所以可以只用一个pci_address0寄存器，其它地址都直接设为“0”；如果再限制，每次只往网卡写入一个字节数据，则可以只用一个pci_datas0寄存器，其它数值在具体操作时设成与pci_datas0寄存器的一样即可。
　　2.2 单片机PCI读写C语言程序设计
　　在CPLD在帮助下，单片机读写PCI设备就变得相当简单。首先，将pci_cbe等寄存器都声明为外部存储器变量，并根据CPLD的设计指定地址。然后，传递适当的参数给以下两个读写子函数，即可完成对PCI设备配置空间、I/O空间、存储器空间的读写操作。从PCI设备的返回数据存放在全局变量savedata中。
　　实际上在写PCI设备时，也可以从pci_data中得到返回数据。这个数据必须等于往PCI设备写的数据。利用这一点可以进行差错检验和故障判断，视具体应用而定。
　　bdate unigned char request;
　　***it IRDY0=request^4;
　　***it FRAME0=request^5;
　　***it VALI^7;
　　void readpci（unsigned char addr，unsigned char cbe）{
　　pci_address0=addr;
　　pci_cbe=cbe;
　　reques_request;
　　while（！IRDY0 & FRAME0）） reques_request;
　　savedata0=pci_data0;
　　savedata1=pci_data1;
　　savedata2=pci_data2;
　　savedata3=pci_data3;
　　if（！VALID）printf（“Data read is invalid！ ”）;
　　}
　　void writepci（uchar addr，uchar value0，uchar cbe）{
　　data uchar temp;
　　pci_address0=addr;
　　pci_datas0=value0;
　　pci_cbe=cbe;
　　reques_request;
　　while（！（IRDY0 & FRAME0）） reques_request;
　　if（！VALID）printf（“Data write is invalid！”）;
　　}
　　3 结论
　　用CPLD实现单片机与PCI总线接口的并行通信，电路结构简单、体积小，1片CPLD芯片足够，并且控制方便，实时性强，通信效率高。本设计方法已成功地应用于作者开发的各种数据采集系统中，用作单片机与PC104之间的并行数据通信，效果非常理想。