完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
布局的DFM要求
1 已确定优选工艺路线,所有器件已放置板面。 2 坐标原点为板框左、下延伸线交点,或者左下边插座的左下焊盘。 3 PCB实际尺寸、定位器件位置等与工艺结构要素图吻合,有限制器件高度要求的区域的器件布局满足结构要素图要求。 4 拨码开关、复位器件,指示灯等位置合适,拉手条与其周围器件不产生位置干涉。 5 板外框平滑弧度197mil,或者按结构尺寸图设计。 6 普通板有200mil工艺边;背板左右两边留有工艺边大于400mil,上下两边留有工艺边大于680mil。 器件摆放与开窗位置不冲突。 7 各种需加的附加孔(ICT定位孔125mil、拉手条孔、椭圆孔及光纤支架孔)无遗漏,且设置正确。 8 过波峰焊加工的器件pin间距、器件方向、器件间距、器件库等考虑到波峰焊加工的要求。 9 器件布局间距符合装配要求:表面贴装器件大于20mil、IC大于80mil、BGA大于200mil。 10 压接件在元件面距高于它的器件大于120mil,焊接面压接件贯通区域无任何器件。 11 高器件之间无矮小器件,且高度大于10mm的器件之间5mm内未放置贴片器件和矮、小的插装器件。 12 极性器件有极性丝印标识。同类型有极性插装元器件X、Y向各自方向相同。 13 所有器件有明确标识,没有P*,REF等不明确标识。 14 含贴片器件的面有3个定位光标,呈“L”状放置。定位光标中心离板边缘距离大于240mil。 15 如需做拼板处理,布局考虑到便于拼版,便于PCB加工与装配。 16 有缺口的板边(异形边)应使用铣槽和邮票孔的方式补齐。邮票孔为非金属化空,一般为直径40mil,边缘距16mil。 17 用于调试的测试点在原理图中已增加,布局中位置摆放合适。 布局的热设计要求 18 发热元件及外壳裸露器件不紧邻导线和热敏元件,其他器件也应适当远离。 19 散热器放置考虑到对流问题,散热器投影区域内无高器件干涉,并用丝印在安装面做了范围标示。 20 布局考虑到散热通道的合理顺畅。 21 电解电容适当离开高热器件。 22 考虑到大功率器件和扣板下器件的散热问题。 布局的信号完整性要求 23 始端匹配靠近发端器件,终端匹配靠近接收端器件。 24 退耦电容靠近相关器件放置 25 晶体、晶振及时钟驱动芯片等靠近相关器件放置。 26 高速与低速,数字与模拟按模块分开布局。 27 根据分析仿真结果或已有经验确定总线的拓扑结构,确保满足系统要求。 28 若为改板设计,结合测试报告中反映的信号完整性问题进行仿真并给出解决方案。 29 对同步时钟总线系统的布局满足时序要求。 EMC要求 30 电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置。 有多个电感线圈时,方向垂直,不耦合。 31 为避免单板焊接面器件与相邻单板间发生电磁干扰,单板焊接面不放置敏感器件和强辐射器件。 32 接口器件靠近板边放置,已采取适当的EMC防护措施(如带屏蔽壳、电源地挖空等措施),提高设计的EMC能力。 33 保护电路放在接口电路附近,遵循先防护后滤波原则。 34 发射功率很大或特别敏感的器件(例如晶振、晶体等)距屏蔽体、屏蔽罩外壳500mil以上。 35 复位开关的复位线附近放置了一个0.1uF电容,复位器件、复位信号远离其他强干扰器件、信号。 层设置与电源地分割要求 37 两信号层直接相邻时须定义垂直布线规则。 38 主电源层尽可能与其对应地层相邻,电源层满足20H规则。 39 每个布线层有一个完整的参考平面。 40 多层板层叠、芯材(CORE)对称,防止铜皮密度分布不均匀、介质厚度不对称产生翘曲。 41 板厚不超过4.5mm,对于板厚大于2.5mm(背板大于3mm)的应已经工艺人员确认PCB加工、装配、装备无问题,PC卡板厚为1.6mm。 42 过孔的厚径比大于10:1时得到PCB厂家确认。 43 光模块的电源、地与其它电源、地分开,以减少干扰。 44 关键器件的电源、地处理满足要求。 45 有阻抗控制要求时,层设置参数满足要求。 电源模块要求 46 电源部分的布局保证输入输出线的顺畅、不交叉。 47 单板向扣板供电时,已在单板的电源出口及扣板的电源入口处,就近放置相应的滤波电路。 其他方面的要求 48 布局考虑到总体走线的顺畅,主要数据流向合理。 49 根据布局结果调整排阻、FPGA、EPLD、总线驱动等器件的管脚分配以使布线最优化。 50 布局考虑到适当增大密集走线处的空间,以避免不能布通的情况。 51 如采取特殊材料、特殊器件(如0.5mmBGA等)、特殊工艺,已经充分考虑到到货期限、可加工性,且得到PCB厂家、工艺人员的确认。 52 扣板连接器的管脚对应关系已得到确认,以防止扣板连接器方向、方位搞反。 53 如有ICT测试要求,布局时考虑到ICT测试点添加的可行性,以免布线阶段添加测试点困难。 54 含有高速光模块时,布局优先考虑光口收发电路。 55 布局完成后已提供1:1装配图供项目人对照器件实体核对器件封装选择是否正确。 56 开窗处已考虑内层平面成内缩,并已设置合适的禁止布线区。 |
|
|
|
只有小组成员才能发言,加入小组>>
663 浏览 0 评论
1083 浏览 1 评论
2456 浏览 5 评论
2784 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因?
2619 浏览 6 评论
使用eim外接fpga可是端口一点反应都没有有没有大哥指点一下啊
641浏览 9评论
638浏览 7评论
请教大神怎样去解决iMX6Q在linux3.0.35内核上做AP失败的问题呢
768浏览 6评论
612浏览 5评论
653浏览 5评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 18:13 , Processed in 0.715869 second(s), Total 48, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号