完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我弱弱的回答一下:
1.首先要保证你的netlist文件必须保存在PCB工程的的02 device文件夹里(建PCB工程后自动生成的) 打开allegro之后,先建一个工程和BRD文件,保存后,点击netin, 然后在import logic type 里选择design entry cis import directory 点击预览选择你刚才netlist放置的位置(即02 device点到不能再点位置) OTHER栏里import netlist 选择你刚才生成的netlist文件 2.在orcad 中生成netlist文件 打开orcad 打开你要生成netlist的原理图,选中.dsn文件,然后选择tools—>create netlist 然后选择netlist的存放路径即02 device。所以要生成netlist网表,必须先建一个PCB工程,然后就OKEY了。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
最近配置Cadence的共享cis库,按照相关步骤配置完成之后,调用元器件会出现原理图错误,求大佬指教
1660 浏览 0 评论
2318 浏览 0 评论
6906 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
79924 浏览 324 评论
5626 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-23 07:55 , Processed in 0.352937 second(s), Total 43, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号