完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
3个回答
|
|
|
晶振有两个比较重要的参数，频偏和温偏，单位都是PPM，通俗说，晶振的标称频率不是一直稳定的，某些环境下晶振频率会有误差，误差越大，电路稳定性越差，甚至电路无法正常工作。
所以在PCB设计时，晶振的layout显得尤其的重要，有如下几点需要注意。 ✔ 两个匹配电容尽量靠近晶振摆放。 ✔ 晶振由石英晶体构成，容易受外力撞击或跌落的影响，所以在布局时，最好不要放在PCB边缘，尽量靠近芯片摆放。 ✔ 晶振的走线需要用GND保护好，并且远离敏感信号如RF、CLK信号以及高速信号。 ✔ 在一些晶振的PCB设计中，相邻层挖空（净空）或者同一层和相邻层均净空处理，第三层需要有完整的地平面，这么做的原因是维持负载电容的恒定。 晶振负载电容的计算公式是： CL=C1*C2/（C1+C2）+Cic+Cp Cic为集成电路内部电容，Cp为PCB板的寄生电容，寄生电容过大，将会导致负载电容偏大，从而引起晶振频偏，这个时候减小匹配电容C1和C2可能会有所改善，但这也是治标不治本的措施。 |
|
|
|
|
|
晶振相邻层挖空是如何控制寄生电容Cp的呢？
电容的物理公式是：C=εS/4πKd，即晶振焊盘与邻近地平面之间的面积S和距离d均会影响寄生电容大小，因为面积S是不变的，所以影响寄生电容的因素只剩下距离d，通过挖空晶振同一层的地和相邻层的地，可以增大晶振焊盘与地平面之间的距离，来达到减小寄生电容的效果。 电容容值和物理量之间的关系 简单画了一个图示，如下一个4层板，晶振放在Top层，将Top层和相邻层净空之后，晶振相对于地平面（L3），相比较没有净空之前，这个距离d是增大的，即寄生电容会减小。 晶振的L1和L2层均净空处理 ✔ 晶振的摆放需要远离热源，因为高温也会影响晶振频偏。 我们知道晶振附近相邻地挖空处理，一方面是为了维持负载电容恒定，另一方面很大原因是隔绝热传导，避免周围的PMIC或者其他发热体的热透过铜皮传导到晶振，导致频偏，故意净空不铺铜，以隔绝热的传递。 |
|
|
|
|
|
为什么温度会影响晶振频率呢？
当晶振加热或者降低到某个温度后再降到常温，与最初在常温下测试通常情况下会有一定的变化，这是因为晶体的热滞后现象，带温度补偿的TCXO相对来说精度会好不少，可以有效解决晶体温漂，但一般TCXO都是M以上级别较多，KHz的很少，受限于生产工艺。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
23213个成员聚集在这个小组
加入小组967 浏览 1 评论
1114 浏览 1 评论
12526 浏览 0 评论
5942 浏览 3 评论
17732 浏览 6 评论
1035浏览 1评论
1037浏览 1评论
968浏览 1评论
4964浏览 1评论
1115浏览 1评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1696
评论
淘帖
17810
