【米尔FZ3深度学习计算卡试用体验】DPU搭建

*本帖最后由 liujing1232 于 2020-12-10 17:02 编辑*

本帖最后由 liujing1232 于 2020-12-10 17:02 编辑

1 DPU

Xilinx® 深度学习处理器单元 (DPU) 是一个专门用于卷积神经网络的可编程引擎。该单元包含寄存器配置模块、数据控制器模块和卷积计算模块。为 DPU 提供了一个专用指令集，其可帮助 DPU 高效服务于许多卷积神经网络。在 DPU 中部署的卷积神经网络包括VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet 以及 FPN 等。

可将 DPU IP 作为一个模块集成到所选 Zynq®-7000 SoC 和 Zynq UltraScale™+ MPSoC 器件的可编程逻辑 (PL) 中，这些器件与处理系统(PS) 直接相连。要使用 DPU，您应该准备好指令，并在 DPU 可访问的特定内存地址中输入图像数据。DPU 工作还需要针对服务中断提供应用处理单元 (APU)，以协调数据传输。

这里说了DPU就不得不说深鉴科技这个公司，在使用Xilinx推出的DPU这个IP的时候，下意识忽略了其真正的实现者，这里不得不吹一波深鉴科技。

2018年7月18日，美国自适应和智能计算公司赛灵思（NASDAQ：XLNX）宣布，收购北京人工智能（AI）芯片初创公司深鉴科技。深鉴科技拥有业界较为领先的机器学习能力，专注于神经网络剪枝、深度压缩威廉希尔官方网站及系统级优化。深鉴科技原本是一家芯片设计公司，如今在Xilinx中使用的深度学习威廉希尔官方网站 ——DPU就是该公司设计的黑盒子，能够灵活的配置DPU的属性，大大的节省了开发周期，充钱的半年甚至以上，现在可能不要半个月即可实现。如图是DPU的硬件架构：

图像领域的DPU使用：

不得不说，确实是一项了不起的威廉希尔官方网站。提到DPU这里又想起了Xilinx的另一项关键威廉希尔官方网站 ——HLS，高层次综合语言，也就是将高级语言综合，这里的高级语言也就是C语言、C++。HLS大多数人都知道这是Xilinx推出的让不懂硬件语言的开发者使用FPGA的威廉希尔官方网站，但是这一项威廉希尔官方网站的真正创始人是毕业于北京大学计算机科学与威廉希尔官方网站系的丛京生，其创立的AutoESL公司后被Xilinx收购，也就是HLS的真正推行的公司。

2 DPU搭建的vitis步骤
2.1 Vitis-AI安装

$ git clone https://github.com/Xilinx/Vitis-Ai
$ cd Vitis-AI
$ git checkout v1.2
$ export VITIS_AI_HOME="$PWD"

2.2 平台安装

并设定环境变量：

$ export SDX_PLATFORM=

打开dpu_conf.vh修改相关配置。

$ cd TRD_HOME/prj/Vitis
$ vi dpu_conf.vh

例如可以修改其中的DPU架构：

//`define B4096
`define B2304
//`define DSP48_USAGE_HIGH
`define DSP48_USAGE_LOW

由于DSP48_USAGE_HIGH资源不够，因此使用DSP48_USAGE_LOW,也就是FZ3的开发板这个配置几乎已经是顶配了，资源利用率已经达到了90%以上。虽然无法使用多核DPU和高性能的DSP48，但是这个配置已经能够符合大多数要求了。

打开config_file/prj_config指定DPU的相关属性：

$ vi config_file/prj_config

首先，指定DPU的核数，只使用一个。可参考prj_config下的prj_config_1dpu。

[connectivity]...nk= DPUCZDX8G:1

然后指定其时钟：

[clock]
id=0:DPUCZDX8G_1.aclk
id=1:DPUCZDX8G_1.ap_clk_2

这里的id号和大步骤1中的时钟的id号一样，下面的是上面的两倍。

紧接着指定axi的接口：

[connectivity]
sp= DPUCZDX8G_1.M_AXI_GP0:HPC0
sp= DPUCZDX8G_1.M_AXI_HP0:HP0
sp= DPUCZDX8G_1.M_AXI_HP2:HP1

最后：

2.3 编译工程

在执行下一步之前需要source以下：

source /tools/Xilinx/Vivado/2020.1/settings64.sh
source /tools/Xilinx/Vitis/2020.1/settings64.sh
$ make KERNEL=DPU DEVICE={platform}

一些二进制文件目录如下：

$ tree binary_container_1/sd_card

├── BOOT.BIN
├── dpu.xclbin
├── image.ub
├── README.txt
└── {platform}.hwh
3 DPU验证

将上述文件复制到SD卡的boot区，运行DPU的IP核得到下述信息即可验证：

4 使用总结

米尔FZ3深度学习计算卡是MPSOC+UltraScale结合的主核，该板卡能够所能达到的Ai系统的极限是B2304的DPU，并且DSP为DSP48_USAGE_LOW，尽管和上万的官方开发板无法相比，但是在同等价位里面已经达到了良好的性能，并且在较为简单的ai算法中表现优异，实时性也较为优异，与专门做深度学习的jetson相比，实时性远远超过，并且与其他同价位的深度学习计算卡其配置已经可以达到更高。此外，其外设资源也较为丰富，除了PS算自带的串口、IIC、网口、DP、USB*2等资源口，还有PL端可以自由配置外设，灵活性极强。

忘忧酒馆9 · 2020-12-22 11:41:25

工程可以分享一下吗

搜索历史

【米尔FZ3深度学习计算卡试用体验】DPU搭建

相关推荐

1 条评论

评论

精选推荐

站长推荐 /6