为何DC-DC 功率电感下方不该铺铜跟走线

PCB

问题: 为何DC-DC 功率电感下方不该铺铜跟走线

回答:

从Eddy Current角度分析:
如果铺了铜，没有净空[1]，

则电感的磁场，会在该下方的金属上，产生Eddy Current [2]。

而Eddy current，会产生相反的磁场方向，
跟电感原有的磁场方向相反，进而抵销，
这使得该电感的电感值下降]。

在[3]得知]，功率电感的值若较大，有以下优缺点:

转换效率变差，容易使PCB温度上升
瞬时反应速度变慢
电感性范围缩减
内阻变大，IR Drop加剧

这些缺点，不会因为Eddy Current使功率电感值下降，就有所改善。
但

Ripple减少，进而改善EMI辐射干扰
电流稳定度增加

这些优点，却会因为Eddy Current使功率电感值下降，而大打折扣。

所以得到第一个结论，
因铺铜所造成Eddy Current，有弊无利。

而从寄生电容的角度分析，铺铜使其寄生电容变大，当然会缩减其电感性范围。

由[3]得知，功率电感的自我谐振频率，至少要切换频率的10倍以上。
如果电感性范围缩减，则很难达到该目标。

当然，或许有人会从散热的角度分析，认为铺铜可以加强散热。
但比起铺铜所带来的危害，其散热这个优点，其实是微不足道的。
因此，铺铜就算不是全然有弊无利，至少也是弊大于利。

当两焊盘过近时，间距过小时，其寄生电容变大。
而寄生电容变大，对于切换噪声而言，
等同提供一个低阻抗路径。
换言之，切换噪声会绕过功率电感，透过寄生电容，窜入容易受干扰的电路部分。

假设切换频率为2.5 MHz，
则可能透过寄生电容，窜入射频模块，进而与射频主频讯号，产生二阶交互调变，
亦即主频两旁2.5 MHz处会高涨，容易导致ACLR的过高。

所以得到第二个结论，
焊盘之间，不宜过近。

再者是走线，以下图为例:

许多人认为，反正中间有GND Plane在挡，在DC-DC功率电感下方走线没差。
不对! 有差，而且是差很大。

因为功率电感的磁场太强，即便有GND Plane，
其磁场也可能穿过GND Plane去干扰下方走线。
若是IQ讯号走线，假设其切换频率为1.6 MHz，
一但***扰到，那么频率为1.6 MHz整数倍的Channel，就容易会有性能问题，
发射可能是EVM或Phase error，接收可能是灵敏度。

以GPS为例，其频率点为1575.42 MHz，
而1.6 MHz的1,000倍为1600 MHz，正好很靠近，
加上GPS讯号强度又极其微弱，所以更应该要远离功率电感。

所以总结，DC-DC的功率电感，在Layout时:

1.       下方不宜铺铜
2.       焊盘不宜过近
3.       下方不得走线

参考文献

[1] Placement of Inductors
[2] PCB design for low-EMI DC/DC converters
[3] DC-DC的功率电感  是越大越好?  还是越小越好?,

jiciwi · 2020-11-18 14:04:21

看看

小兔快跑 · 2020-12-17 11:31:27

1，铺地会导致寄生电容变大，从而使得电感值变小；
2，如果电感下方走线，电感带来的EMI噪声会通过走线带到其他走线或者外设，引起接收灵敏度下降或者发射指标的EVM，phase error等超标--前者的可能性更大；
3，电感下方正下方一层不能铺铜，但其他层还是要铺地的，如果垂直位置有走线至少要有两层GND隔离；

楼主，我总结的对不？

LIUTIE · 2021-1-19 11:54:48

总结到位，高手

jf_98151708 · 2021-8-24 10:53:28

学习了

搜索历史

为何DC-DC 功率电感下方不该铺铜跟走线

相关推荐

4 条评论

评论

精选推荐

站长推荐 /6