基于DSP和DS12CR887时钟芯片实现微机保护装置的接口设计

通信

引言
　　微机继电保护威廉希尔官方网站不断发展，使用的算法也日趋复杂，与网络的通信和前沿的监测都希望由保护装置实现，这对继电保护硬件的速度和处理能力提出了更高的要求。DSP威廉希尔官方网站的不断发展使其在电力系统中逐渐得到了广泛的运用，为开发处理能力强大的微机保护系统奠定了基础。
　　虽然在算法处理上功能强大，但其控制功能较弱。而CPLD的强项在于时序和逻辑控制。
　　在微机继电保护系统中，需配备时钟芯片，以使系统的保护动作、事件变位、告警信息的时间得到记录和上传，便于以后进行事故分析和处理。而目前较常用的时钟芯片一般以Intel总线时序工作，硬件上存在地址和数据线复用的特点，在保护装置中如果采用DSP作控制器，会出现DSP地址和数据线无法与时钟芯片直接配合的情况，这时通过CPLD的可编程逻辑控制模拟时钟芯片的工作时序。系统中其他外围电路的控制方法和原理与时钟芯片完全类似，以此方法可以搭建一个通用性强、性能稳定的硬件平台，再通过各种具体的保护应用软件，从而实现各种具体功能的微机保护装置。
　装置的硬件设计
　　微机保护装置总体结构
　　微机保护装置总体结构如图1所示，主要由数据处理单元（DSP）、数据采集单元（A／D转换器）、人机接口单元（MMI模块）以及开入开出单元等组成。其中，DSP选用ti公司的TMS320VC33，CPLD采用Altera公司的EPM3256A，A／D转换器采用AnalogDevice公司的AD676，时钟芯片采用Dallas公司的DS12CR887。

　　与TMS320VC33的硬件接口
　　时钟芯片的接口原理图如图2所示，为使系统硬件结构简单，软件易于实现，由CPLD产生时钟芯片所需的时序信号，以控制时钟芯片的读写。DSP数据总线直接引人DS12CR887地址数据总线，部分地址总线及控制线PAGE3、时钟输出H1等经CPLD输出到DS12CR887所需的控制线引脚。

　　 DS12CR887的特性和功能
　　性能特点
　　实时时钟芯片功能丰富，其正常工作电压为3.3 V，工作电压范围为2.97 V～3.63 V，是应用在DSP硬件电路中的理想时钟芯片。DSl2CR887的具体的特性如下：
　　（1）具有10字节RAM用来存储时间信息。能够自动产生年、月、日、时、分、秒、星期等时间信息，并且有时、分、秒的闹铃功能，温度25℃时每个月的时间误差在±1分钟以内。
　　（2）内部自带电池，外部掉电时，温度25℃时其内部时间信息能够保持5年之久。
　　（3）对于一天内的时间记录，有12小时制和24小时制两种模式。在12小时制模式中，用AM和PM区分上午和下午。
　　（4）时间有二进制数和BCD码两种表示方法。
　　（5）内置128字节RAM，其中10字节RAM用来存储时间信息，4字节RAM用来存储控制信息，称为控制寄存器，114字节的通用RAM可供用户使用。
　　（6）用户还可对DS12C887进行编程以实现多种方波输出，并可对其内部的三路中断通过软件进行屏蔽。
　　内部RAM及寄存器功能
　　片内地址空间为00H～7FH，其中00H为秒单元，01H为闹秒单元，02H为分钟单元，03H为闹分单元，04H为时单元，05H为闹时单元，06H为星期单元，07H为日单元，08H为月单元，09H为年单元，0AH～0DH单元分别为控制寄存器A、B、C、D。0EH～7FH为用户RAM区，可用来在系统掉电时保存数据。通过访问A、B、C、D四个寄存器，可随时设置和了解DS12CR887的工作方式。
　　引脚功能
　　的引脚排列如图2所示。各引脚的功能说明如下：
　　、VCC：工作电源。其中VCC接+3.3 V输入，GND接地，当VCC的输入小于+2.97 V时DS12CR887会自动将电源切换到内部自带的锂电池上，以保证内部时钟电路能正常工作，但此时不能读写数据。
　　：模式选择引脚。DA12CR887有两种工作模式，即Motorola模式和Intel模式，MOT接VCC选用Motorola模式；MOT接GND时，选用Intel模式。本文主要讨论Intel模式。
　　：方波输出引脚。用户可以通过对控制寄存器编程获得13种方波信号输出。
　　～AD7：复用地址数据总线。该总线采用时分复用威廉希尔官方网站，在总线周期的前半部分，出现在AD0～AD7上的是地址信息，用于选通DS12CR887的RAM，而在总线周期的后半部分，出现在AD0～AD7上的是数据信息。
　　：地址选通输入引脚。在进行读写操作时，AS的下降沿将AD0～AD7的地址信息锁存至DS12CR887。
　　：数据选择或读输入引脚。该引脚有两种工作模式，选用Intel工作模式时，该引脚是读使能输入引脚，即Read Enable。
　　／W：读／写输入引脚。该引脚也有两种工作模式，选用Intel模式时，该引脚可作为写使能输入，即Write Enable。
　　：片选输入引脚。低电平有效。
　　：中断请求输出引脚。低电平有效。
　　：复位输入引脚。低电平有效，该引脚有效对DS12CR887的时钟、日历和RAM中的内容无影响，仅对内部控制寄存器有影响，在典型应用中，RESET可以直接接至VCC，这样可以保证在DS12CR887掉电时，其内部控制寄存器不受影响。
　　、时序分析及软件功能的实现
　　有两种接口总线时序工作方式，此系统中DSl2CR887工作在Intel总线时序方式，其写命令时序如图3所示，读命令时序如图4所示。
　　从DS12CR887的时序图可以看出，在一次读或写操作中，地址／数据复用总线上先出现地址，后出现数据。写操作时，当片选信号CS有效时，地址锁存信号AS的下降沿将AD0～AD7上的数据锁存作为地址（AS高电平的宽度PWASH不小于45 ns时，锁存地址有效）；随后读写信号R／W为低电平（低电平宽度PWEH不小于90 ns），在R／W的上升沿将AD0～AD7上的数据写入DSl2CR887，在R／W的上升沿要求AD0～AD7的数据稳定时间不为小于70ns（即tdsw》70 ns），通过上述时序，才完成一次写操作。读操作同样首先将数据线（AD0～AD7）上的信号锁存为DS12CR887需要的地址，然后DS12CR887才能在AD0～AD7上输出有效数据。
　　在一次操作中，数据线输出数据，地址线输出地址。从这个特点出发，设想用TMS320VC33的两次操作产生的时序来完成DS12CR887的一次操作。具体思路如下：首先在TMS320VC33的数据线D0～D7上输出DS12CR887需要的地址：如果是写操作，经过一定延迟后在数据线D0～D7上输出需要写入到DS12CR887的数据：如果是读操作，则经过一定延迟后通过数据线D0～D7读人数据。
　　下面给出CPLD中的源程序，采用Verilog HDL语言编写。其中Address［5：0］分别对应A21、A20、A3、A2、A1、A0；在DSP的程序中设置总线控制寄存器为软件等待2个H1时钟周期。
　　源程序采用C语言编写，读写时钟芯片所分配地址如下：
　　结束语
　　由于DS12CR887是地址／数据复用总线时序，与DSP的读写时序不同，所以在接口设计时对DSP、时钟芯片的时序分析就非常重要。与时钟的控制类似，此系统可以方便地控制人机接口、A／D采样、开关量等外围接口电路。DSP+CPLD系统可以搭建简单、稳定、灵活的微机保护系统硬件平台。在此硬件平台上已成功开发出微机保护系统软件．取得了良好的效果。

xiaojiujiu · 2020-9-3 17:59:30

感谢分享，学习学习，真的太棒了，写的很详细

搜索历史

基于DSP和DS12CR887时钟芯片实现微机保护装置的接口设计

相关推荐

1 条评论

评论

精选推荐

站长推荐 /6