完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
图1
图2
图1是我改前的电路,作用是用5V电源给板上一个法拉电容充电,VCLK是给时钟芯片的供电,当板断电时,此法拉电容将会维持对VCLK的供电,实际使用中发现,断电后两个PNP三极管的漏电流都很大,我将法拉电容充电至4.7V后,断电去掉时钟芯片后测量R6与R7的压降,R6有150mV,R7有20mV左右,即这两个管子都有150uA左右的漏电流,但规格书上Icbo都只有100nA明显不符。 我按图2的电路更改,其他部分都没动,将R5由射极移到集电极,结果就没有漏电流了,上电的时候也能正常工作,请问各位大神这是什么原理?为什么移动下R5的位置就没有漏电流了?另外我发现漏电流大小与法拉电容电压成正比,请问这又是什么原因? |
|
相关推荐
2个回答
|
|
是不是这个原因?
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
784 浏览 0 评论
1109 浏览 0 评论
832 浏览 1 评论
792 浏览 0 评论
我想要用半桥电路测试IGBT,但是IGBT总是导不通,求大家帮忙看看是为什么
972 浏览 1 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 13:30 , Processed in 0.339112 second(s), Total 49, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号