完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在尝试在VC707上构建和测试AXI以太网子系统。
但是write_bitstream错误输出时出现以下错误: [Common 17-69]命令失败:此设计包含一个或多个不允许生成比特流的单元:VC707_EXAMPLE_i / ethernet_with_dma / axi_ethernet_0 / inst / eth_mac / inst / bd_8215_eth_mac_0_core(bd_8215_eth_mac_0_tri_mode_ethernet_mac_v9_0_6) 我们拥有trimode以太网核心许可证,如以下许可证管理器表中所示: 为什么Vivado无法取得核心许可? 我该怎么做才能解决这个问题? 谢谢你的任何建议。 tri_mode_eth_mac IP:Design_Linking 常驻 2016.11 节点锁定 C:赛灵思 Vivado 2016.4 DATA IP core_licenses Xilinx.lic 无数 不适用 任何 是 好的 33 License_Type:Design_Linking; IP城域网,tri_mode_eth_mac,IP,永久,_0_0_0 tri_mode_eth_mac IP:Design_Linking 常驻 2017.04 节点锁定 C:赛灵思 Vivado 2017.1 DATA IP core_licenses Xilinx.lic 无数 不适用 任何 是 好的 113 License_Type:Design_Linking; IP城域网,tri_mode_eth_mac,IP,永久,_0_0_0 |
|
相关推荐
1个回答
|
|
你好
您有设计链接许可证,您无法生成位文件 您需要拥有完整购买的许可证或硬件评估许可证(时间限制位文件功能)才能生成位文件 使用以下链接右侧的评估选项,并按照说明生成硬件评估许可证。 https://www.xilinx.com/products/intellectual-property/axi_ethernet.html 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2310 浏览 9 评论
3391 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1772浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
623浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
485浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-13 05:13 , Processed in 0.961930 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号