完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我有2个静态配置的GTX收发器用于HD-SDI操作。
我可以使用一个收发器的Txoutclk为两个收发器配备Txusrclock吗？ 通过这种方式，我可以只用1个Txusrclock为FPGA逻辑提供时钟。 2 Txoutclk是否同步？ 我应该检查一下吗？ 在SDI配置中，每个TX收发器都由它们自己的CPLL驱动。 我应该使用QPLL吗？ 
0
|
|
相关推荐
4个回答
|
|
|
具有单独TXOUTCLK和TXUSRCLK的全部意义是允许GTx的用户接口在结构时钟（TXUSRCLK）上运行;
在TXUSRCLK域和XCLK域之间存在时钟交叉电路（XCLK域是最终生成TXOUTCLK的内部时钟）。 两者之间的唯一要求是它们是同步的 - 它们必须具有完全相同的频率，但可能具有未知的相位（甚至相位变化合理的量 - 最多可达几个时钟周期）。 在您的系统中，假设两个GTx在相同的参考时钟上运行，两个TXOUTCLK不保证是同步的，但是它们将是相互同步的 - 它们将具有相对于REFCLK的未知相位（包括可能性 由于XCLK分频器的位时钟在两个GTx中是独立的，因此处于非常不同相位。 但这没关系。 由于它们是相互同步的，并且唯一的要求是TXUSRCLK与TXOUTCLK同步，那么你可以使用两个GTx中的任何一个的TXOUTCLK来生成两个GTX的TXUSRCLK（通过时钟缓冲器） - 这是 实际上，在许多协议中使用多个并行GTx（如许多高速以太网协议）中相当常见的时钟结构。 无论GTx是使用CPLL还是QPLL，都是如此 - 只要它们都使用相同的REFCLK。 Avrum 在原帖中查看解决方案 |
|
|
|
|
|
|
|
|
|
|
|
具有单独TXOUTCLK和TXUSRCLK的全部意义是允许GTx的用户接口在结构时钟（TXUSRCLK）上运行;
在TXUSRCLK域和XCLK域之间存在时钟交叉电路（XCLK域是最终生成TXOUTCLK的内部时钟）。 两者之间的唯一要求是它们是同步的 - 它们必须具有完全相同的频率，但可能具有未知的相位（甚至相位变化合理的量 - 最多可达几个时钟周期）。 在您的系统中，假设两个GTx在相同的参考时钟上运行，两个TXOUTCLK不保证是同步的，但是它们将是相互同步的 - 它们将具有相对于REFCLK的未知相位（包括可能性 由于XCLK分频器的位时钟在两个GTx中是独立的，因此处于非常不同相位。 但这没关系。 由于它们是相互同步的，并且唯一的要求是TXUSRCLK与TXOUTCLK同步，那么你可以使用两个GTx中的任何一个的TXOUTCLK来生成两个GTX的TXUSRCLK（通过时钟缓冲器） - 这是 实际上，在许多协议中使用多个并行GTx（如许多高速以太网协议）中相当常见的时钟结构。 无论GTx是使用CPLL还是QPLL，都是如此 - 只要它们都使用相同的REFCLK。 Avrum |
|
|
|
|
|
谢谢Avrum，这证实了我的信念。
我还检查了如何实现相同的同步时钟切换TXSYSCLKSEL和TXOUTCLKSEL，我还没有尝试，但我认为这里的关键是使用来自QPLL的串行时钟用于两个收发器（更改TXSYSCLKSEL）并使用Txoutclk作为QPLL参考 时钟（改变TXOUTCLKSEL）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2473 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2502 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2151浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
644浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
503浏览 1评论
2053浏览 0评论
783浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2270
评论
淘帖
2898
