完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我正在开发一个Vivado项目，我想在同一个库中使用四个Selectio Wizard（使用iodelay）从四个不同的通道中捕获数据。 目前，我正在尝试仅针对两个通道进行设计，并且在实现过程中发现了一个问题，即我尝试实现两个不同的idelayctrl。 据我所知（根据我所读到的内容），我要做的是在一个IODELAY_GROUP中约束两个iodelay（每个选择一个向导）。 我有几个问题： 1.如何找到IDELAYCTRL的IODELAY_GROUP的名称？ 我试图取消选中其中一个Selectio Wizards的“include IDELAYCTRL”选项，因为假设每个银行只有一个： 但是，当我尝试运行设计的综合时，我得到了这样的信息： 当您不包含DELAYCTRL时，就像IP实例化一样存在问题。 2.为什么我不能取消选中该选项？ 或者为什么它会给我错误？ 最后： 3.有没有人知道我应该遵循哪些步骤来控制同一银行中具有相同idelayctrl的不同Selectio Wizard iodelay？ 谢谢， 问候， 约翰教堂。 
0
|
|
相关推荐
2个回答
|
|
|
你好@ johnchurches
看起来你正在使用IP内部块设计。 取消选择“include idelayctrl”选项后，重新生成块设计包装器文件。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
你好@ johnchurches
看起来你正在使用IP内部块设计。 取消选择“include idelayctrl”选项后，重新生成块设计包装器文件。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1176浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1470
评论
淘帖
1857
