完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在尝试在XC7k325t-2 FPGA中实现6G-SDI的参考设计。 https://www.xilinx.com/support/documentation/application_notes/xapp1249-smpte-sdi-interfaces-7series-gtx-transceivers.pdf 这基本上是针对XC7k325t-3中的12G-SDI和配置为12G.jpg的收发器而编写的。 现在,我想为6G配置收发器,如6G.jpg附件中的XC7k325t-2。 在参考设计中,还有一个适用于6G的顶级包装。 但是当我使用这个时,没有生成RX / TX收发器时钟。 我认为这是由于在顶级6G包装器中实例化的组件仍然是12G。 这些组件是kc705_uhdsdi_wrapper_gt GTX包装器和GTX控制逻辑文件。 难以理解如何生成适合6G的这些组件? |
|
相关推荐
1个回答
|
|
对我来说,这些数字主要与CPLL输入处的refclk mux存在/不存在不同。
您可以通过硬编码cpllrefclksel MUX来选择图3中的图3的配置,以仅选择148.35MHz时钟。 -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 00:29 , Processed in 1.079160 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号