完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我正在尝试使用Aurora 8B / 10B建立仅传输（流媒体）。 现在使用Vivado 2014.4进行模拟阶段。 我知道GTXE2_COMMON原语需要在设计中使用以包含一个QUAD PLL。 必须在设计中使用此原语。 我对吗？。 我指的是Aurora协议的示例设计，我看到他们在名为“aurora_8b10b_0_gt_common_wrapper.vhd”的文件中使用了GTXE2_COMMON原语。 我在这里有以下问题。 1.为什么我们需要在设计中使用GTXE2_COMMON原语？ 2.对于Aurora核心，有什么需要使用init_clk_in？ 我需要自己提供这个时钟吗？ 3.它在UG953（vivado设计套件库指南V2014.4，2014年11月19日 - 见附件）中明确指出，人们无法将GTXE2_COMMON实例化到设计中，而是使用ip核心...但是在 Aurora IP Design他们直接在“aurora_8b10b_0_gt_common_wrapper.vhd”中实例化GTXE2_COMMON。 我没有看到任何与GTXE2_COMMON有关的ip或xci文件。 将不胜感激任何帮助。 谢谢， 马诺 
0
|
|
相关推荐
7个回答
|
|
|
你好@ manoj_xilinx，
以下是您的查询内联的答案 - 1.为什么我们需要在设计中使用GTXE2_COMMON原语？ 第58页的pg046中有一条说明提到'Aurora 8B / 10B内核使用CPLL并且不使用QPLL（即， GTXE2_COMMON / GTHE2_COMMON）。 QPLL针对Zynq-7000和7系列器件推出，并在共享逻辑中实例化，以实现与其他Xilinx串行连接内核的一致性。 https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_0/pg046-aurora-8b10b.pdf 2.对于Aurora核心，有什么需要使用init_clk_in？ 我需要自己提供这个时钟吗？ init_clk_in端口是必需的，因为当gt_reset被声明时user_clk停止。 建议init_clk_in的frequencychosen低于GT参考时钟输入频率。 有关详细信息，请参阅上述PG中的第35页 3.是的，你不能在设计中实例化GTXE2_COMMON是正确的。 这意味着您无法在为原始实例化提供的语言模板中找到此原语（以及很少的约束）。 您必须使用IP来配置此原语的属性。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
你好@ manoj_xilinx，
以下是您的查询内联的答案 - 1.为什么我们需要在设计中使用GTXE2_COMMON原语？ 第58页的pg046中有一条说明提到'Aurora 8B / 10B内核使用CPLL并且不使用QPLL（即， GTXE2_COMMON / GTHE2_COMMON）。 QPLL针对Zynq-7000和7系列器件推出，并在共享逻辑中实例化，以实现与其他Xilinx串行连接内核的一致性。 https://www.xilinx.com/support/documentation/ip_documentation/aurora_8b10b/v11_0/pg046-aurora-8b10b.pdf 2.对于Aurora核心，有什么需要使用init_clk_in？ 我需要自己提供这个时钟吗？ init_clk_in端口是必需的，因为当gt_reset被声明时user_clk停止。 建议init_clk_in的frequencychosen低于GT参考时钟输入频率。 有关详细信息，请参阅上述PG中的第35页 3.是的，你不能在设计中实例化GTXE2_COMMON是正确的。 这意味着您无法在为原始实例化提供的语言模板中找到此原语（以及很少的约束）。 您必须使用IP来配置此原语的属性。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
感谢您的答复。
1.所以我需要弄清楚如何使用CPLL进行Aurora.Correct？ 你能解释一下吗？ 如果我们只需要使用IP而不是原始实例化，那么为什么Aurora的示例设计不包含与GTXE2_COMMON相关的任何xci或ip核心？ |
|
|
|
|
|
你好@ manoj_xilinx，
是的 如果您只为参数配置Aurora 8B10B IP，它将使用CPLL（默认情况下）。 3.这是因为GTXE2_COMMON不是任何单独的IP。 它只是一个配置QPLL块的原语。 要使用此原语，必须通过IP目录配置此原语（使用收发器向导核心/使用GT作为子核心IP的任何其他核心） 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
嗨@ manoj_xilinx，
是，对的。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
嗨@ manoj_xilinx，
通过标记有用的帖子作为解决方案，随意关闭线程。 问候，阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2458 浏览 7 评论
2851 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2313 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2492 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1960浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
636浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
494浏览 1评论
2041浏览 0评论
768浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3571
评论
淘帖
1613
