完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
作为博士研究的一部分，我试图估算FPGA的峰值性能，以便与GPU进行比较。 我的计算基于Xilinx共同撰写的这篇文章https://www.hpcwire.com/2012/04/16/latest_fpgas_show_big_gains_in_floating_point_performance/ 我对SP Add的Virtex 7 - 690T的计算如下： 1-将频率降低15％ - 对于最大使用SP添加，这从462降至393 MHz 2-为IO提供20,000个LUT，并将剩余减少33％用于路由 - 可用逻辑从433,200减少到276,844。 3-通过DSP划分可用的DSP需要按操作（即2）来获得可用的操作单元。 这是1,800。 4-每个操作单元需要282个LUT。 可用逻辑只能支持982个操作单元，因此性能如下： 989运算* 393 MHz = 385,926 MFlops = 386GFLOP 我对SP乘法进行了相同的计算并获得了707 GFLOP，然后以1：1的比例获得了最终性能为516 GFLOPS。 但是，性能报告为69 GFLOPsat https://www.xilinx.com/applications/high-performance-computing.html 我哪里做错了？ 有人可以请我参考用于报告性能的计算方法吗？ 谢谢， 韦森 
0
|
|
相关推荐
4个回答
|
|
|
根据该页面上的条形图，我怀疑该表的目标是每瓦特GFLOPS（如条形图所示）。
Zynq 7100显示为大约75 GFLOPS / W，这可能意味着大约750 GFLOPS（Zynq 7100工作硬件的10W似乎合理）。 Zynq 7045（在ZC706上）具有350K逻辑单元，而7100则为444K，因此您希望其原始性能大约为600 GFLOPS（我希望这两个都是LUT限制的，尽管我还没有检查过） 。 除以9W（它是比7100更小的芯片，但在LUT方面不会小得多）并且你最终得到了声称的65 GFLOPS。 在原帖中查看解决方案 |
|
|
|
|
|
检查这个类似的帖子和链接文件https://forums.xilinx.com/t5/Xilinx-Boards-and-Kits/Measure-the-Performance-GFLOPS/td-p/452320
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
根据该页面上的条形图，我怀疑该表的目标是每瓦特GFLOPS（如条形图所示）。
Zynq 7100显示为大约75 GFLOPS / W，这可能意味着大约750 GFLOPS（Zynq 7100工作硬件的10W似乎合理）。 Zynq 7045（在ZC706上）具有350K逻辑单元，而7100则为444K，因此您希望其原始性能大约为600 GFLOPS（我希望这两个都是LUT限制的，尽管我还没有检查过） 。 除以9W（它是比7100更小的芯片，但在LUT方面不会小得多）并且你最终得到了声称的65 GFLOPS。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2439 浏览 7 评论
2834 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2482 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1669浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
613浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
477浏览 1评论
2027浏览 0评论
754浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1786
评论
淘帖
4404
