完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1843
|
大家好，
我在artix7上使用ICAP进行部分比特流编程时遇到问题。 我有一个静态和部分比特流，当用jtag编程时工作正常，所以比特流似乎没问题。 我可以通过icap触发Multiboot，所以我假设ICAP是正确推断的。 我确实运行了模拟比特流加载，一切看起来都还可以。 但是，当我通过icap编程部分比特流时，设计的行为与使用jtag进行编程时的行为不同 - 有些指示灯应该不应该假设。 Icap编程在25MHz的自由运行clk模式下完成。 我不知道如何调试这个。 我可以以某种方式回读FPGA比特流，看看差异在哪里。 我记得这对ise / impact来说是不可能的，因为比特流在回读时会以某种方式被修改 - 是否有可能用vivado做到这一点？ 问候 Klemen 
0
|
|
相关推荐
2个回答
|
|
|
None
|
|
|
|
|
|
谢谢您的回复，
正如我所说，我有一个静态和部分比特流，当用jtag编程时工作正常，所以两个比特流似乎都没问题。 我正在使用.bit for jtag和.bin（没有标题）for icap。 我相信比特流是正确的，除非vaivado jtag程序员以某种方式修改比特流，但我认为它没有。 是否有可能以某种方式嗅探jtag在icap发送的数据？ |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
735浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
525浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
338浏览 1评论
743浏览 0评论
1941浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1529
