完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我想在KC705板的FMC LPC引脚之一上转发100MHz时钟。 我正在使用这个奇怪的任务。 在我的约束中，我将专用引脚的iostandard设置为LVCMOS25。 但在示波器上，峰峰值几乎为5V。 专用银行由2.5V供电 对于测量，我将示波器的gnd连接到FMC LPC gnd引脚之一。 为什么peak2peak值如此之高？ 我期待2.5V！ 先谢谢你 
0
|
|
相关推荐
9个回答
|
|
|
正如其他人所说，你已经看到了，它的所有关于电线/迹线都不完美，
您在电线的一端发出信号，在另一端发出不同的信号。 另外你的示波器有两个电路连接，siganl和gorund， 如果你在连接卡的远端接地，那么地面有可能像信号一样有弹性 你的传输线讲座。 如果传输线的末端是开路的，则得到180度反射。 是线路开路的终点。 我打赌只要在线的末端放一个1k欧姆的电阻接地，你的探测会改善一些事情，并告诉你这是pcb的效果而不是fpga。 在原帖中查看解决方案 |
|
|
|
|
|
我认为峰值到峰值5V可能是由于信号完整性问题（EX：过冲，下冲）或探测中的一些接地问题。
_______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
|
FPGA引脚的峰峰值为2.5V，但在长的未端接传输线末端（在测量信号的FMC上），它可能接近5V。
这意味着您应该对此信号进行某种终止。 如果FPGA支持，您可以在时钟输出中添加串行输出终端。 否则，您可能需要在线路的FMC端添加并行终端。 对于LVCMOS25，您可以尝试将驱动强度设置为4 mA（最低设置），以查看是否将过冲降低到可接受的范围。 如果您不确定这是否真的是过冲或接地问题，我建议您将驱动频率更改为速度更低，如1 MHz。 然后，在每个时钟边沿，过冲应该非常明显，但最终输出电平最终会显示为2.5V - Gabor |
|
|
|
|
|
@sevenclock可能有很多原因。
出于这一点，我指出了我的主要嫌疑人。 1）信号完整性，如过冲或欠射，因为阻抗不匹配，路径不连续等。但这里的峰值（过冲+下冲电压=电压的两倍）是非常罕见的情况。 2）接地不当或测量设备，电缆有其他问题 3）我们不能排除电路板上的一些短路到5V信号 可能还有其他一些我没预测到的线索。 请等待海上其他贡献者的回复 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
正如其他人所说，你已经看到了，它的所有关于电线/迹线都不完美，
您在电线的一端发出信号，在另一端发出不同的信号。 另外你的示波器有两个电路连接，siganl和gorund， 如果你在连接卡的远端接地，那么地面有可能像信号一样有弹性 你的传输线讲座。 如果传输线的末端是开路的，则得到180度反射。 是线路开路的终点。 我打赌只要在线的末端放一个1k欧姆的电阻接地，你的探测会改善一些事情，并告诉你这是pcb的效果而不是fpga。 |
|
|
|
|
|
@sevenclock
你能发布你的scopeshot吗？ 你在FMC LPC连接器上连接了什么板？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
@drjohnsmithyou是对的。
我有一个没有终止的开路。 但由于我在源端（FPGA）没有端接，这会因反射而导致对FPGA的损坏。 一般来说如何在FPGA端终止信号。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1212浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1717
评论
淘帖
246
