完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
大家好,
我试图通过vivado v14.3生成DDR3控制器。 我正在选择DDR3 SODIMM模块“MT8KSF1G72HZ-1G6”。 该工具支持该器件,最高频率可达666.66MHz,但该模块的数据表明最高频率可达800MHz。 请帮我确定问题所在。 感谢致敬 Tarang JIndal |
|
相关推荐
3个回答
|
|
@ 1181992
Thsi是MIG IP限制,双列DIMM仅支持1333 Mbps。 如果您希望拥有更高的频率,则可能需要使用单列DIMM 详情请见下文Ar http://www.xilinx.com/support/answers/59167.html 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 在原帖中查看解决方案 |
|
|
|
@ 1181992
Thsi是MIG IP限制,双列DIMM仅支持1333 Mbps。 如果您希望拥有更高的频率,则可能需要使用单列DIMM 详情请见下文Ar http://www.xilinx.com/support/answers/59167.html 希望这可以帮助 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索, 您可能会找到相关信息。请留下帖子 - “接受为解决方案”,如果提供的信息有用且回复,请给予赞誉 |
|
|
|
你好先生,
这意味着,我必须选择具有单一Rank的部件来以1600Mbps的速度运行它。 这很好,但我无法在vivado MIG组件列表中找到带有ECC(x72)部分的DDR3 SODIMM模块。 x72 DDR3 SODIMM与单一排名没有任何关系。 我该怎么办? 我是否必须转向x64 DDr3 SODIMM模块以支持超过1600Mbps的速率? 感谢致敬 Tarang JIndal |
|
|
|
只有小组成员才能发言,加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2485 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1742浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-11 19:30 , Processed in 1.295959 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号