完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
831
|
你好，
我正在使用带有AD6676-EBZ高速adc的定制FPGA平台。 该逻辑包含JESD24B IP。 我想将VIO范围用于眼图。 但我真的不明白它是如何运作的。 我发现2D眼睛扫描逻辑提供了通过axi4总线微扫描的眼睛扫描信息。 实际上，我想通过jtag在硬件管理器中绘制一个眼睛扫描图。 我已经读过使用ibert示波器是可能的，但是ibert示波器的工作独立于jesd204eye 2d扫描逻辑。 无论如何在硬件管理器中使用给定的2D眼图扫描逻辑进行串行i / o扫描？ 谢谢。 Vaibhav的 
0
|
|
相关推荐
4个回答
|
|
|
***了将XAPP1198用于自定义设计的步骤.http：//www.xilinx.com/support/answers/60024.html
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
不是内置IBERT
您需要从JESD GT导出DRP，并添加逻辑来控制这些DRP，然后“捕获”数据并显示它。 有关于如何为PCIe做的xilinx文档，类似于JESD的可行性（如果你可以从GT导出DRP端口） |
|
|
|
|
|
***了将XAPP1198用于自定义设计的步骤.http：//www.xilinx.com/support/answers/60024.html
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1209浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
6743
