完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨！UG586声明对于DDR3“在确定有效走线长度时应包括封装延迟”。
我有两个问题：1）PartGen命令在哪里？ 进行了完整的磁盘搜索，无法找到它。 我需要它来生成一个pkg文件（如UG586，p.193推荐）。 也许它应该与Vivado分开安装？ 2）MIG是否会影响包裹延迟？ （据我所知，它会在DQS / DQS＃之后自动产生CK / CK＃信号）。 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
1.尝试打开合成或实现的设计，然后键入命令 有关这些命令的详细信息，请查看下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf 2.包装延误应包括在长度匹配指南中，UG586 2014年11月19日第189页提及 “确定有效走线长度时应包括封装延迟” 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
1.尝试打开合成或实现的设计，然后键入命令 有关这些命令的详细信息，请查看下面的UG http://www.xilinx.com/support/documentation/sw_manuals/xilinx2014_4/ug835-vivado-tcl-commands.pdf 2.包装延误应包括在长度匹配指南中，UG586 2014年11月19日第189页提及 “确定有效走线长度时应包括封装延迟” 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2485 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1742浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1844
评论
淘帖
1542
