[问答]

使用标准I / O引脚作为时钟输入时，我无法获得synplify-rpo 2014.09的原因？

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我使用的是Virtex-7 FPGA。我们通过专用时钟引脚等成功设置了多个时钟输入。然而，当我使用标准I / O引脚作为时钟输入时，我无法获得synplify-rpo 2014.09 将输入识别为“声明”时钟。我总是得到一个推断时钟，这打破了门控时钟树构建下来。任何帮助赞赏。西蒙 0
2020-7-30 08:30:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报刘勇相关推荐 • spartan-3外部时钟限制和I/O标准怎么选择？ 2168 • 在MPLAB不能设置次级振荡器作为时钟 975 • 如何解决DCM输入时钟综合产生的错误？ 1906 • 普通I/O输入时钟使用DCM 4199 • 基本的时钟切换术语和标准输入时钟切换配置 1852 • 如何通过外部输入时钟I2S_MCLK_IN作为I2S的时钟源并分频得到I2S_MCLK_OUT？ 456 • 如何使用TX_ClK_o作为参考时钟来设置输出延迟？ 2087 • 在QUARTUSII9.1中怎样设置才能使EPM7256AE的普通I/O脚变为时钟... 2885 • 通过外部输入时钟I2S_MCLK_IN作为I2S的时钟源并分频得到I2S_MCLK_OUT应该怎么做？ 308 • 关于cpld芯片EPM3128从I/O口输入时钟的问题？ 2096 2个回答

答案对人有帮助，有参考价值 0 嗨，请联系Synopsys支持这个问题。谢谢，Deepika。谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题张贴。如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）在原帖中查看解决方案

2020-7-30 08:39:28 评论举报石俊梅

答案对人有帮助，有参考价值 0 嗨，请联系Synopsys支持这个问题。谢谢，Deepika。谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题张贴。如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星）

2020-7-30 08:49:38 评论举报石俊梅