完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我使用的是Vivado 2013.4，Virtex-7,330t（GTH）
=========== 如果我将外部100Ω精密电阻连接到MGTRREF引脚，有人可以帮助我找到正确的值，以便获得正确的值。{M_RCAL_CFG＆amp; TERM_RCAL_OVRD 它提到的7Series GTH（ug476） TERM_RCAL_CFG =============== GTH收发器位[14：0]控制内部终端校准电路。 保留。 应使用7系列FPGA收发器向导的建议值。 TERM_RCAL_OVRD ================= GTH收发器位[2：0]：选择外部100Ω精密电阻是连接到MGTRREF引脚还是由TERM_RCAL_CFG [14：0]定义的值。保留。 应使用7系列FPGA收发器向导的建议值。 这两个属性都建议按照GT Wiz使用。 我已经从GT Wiz生成了GTH IP，属性的值是： - - TERM_RCAL_CFG = 15'b100001000010000 - TERM_RCAL_OVRD = 3'b000 对我而言，这意味着禁用了TERM_RCAL_OVRD。 在我的电路板中，我有外部100Ω（10％）寄存器，连接到MGTREF，如UG（上文）中所述。 可能的值为0-7。 如果我有外部100Ω寄存器，我无法找到上述参数的值应该是什么。 
0
|
|
相关推荐
10个回答
|
|
|
如果使用100ohm终止，则可以使用向导设置值。
您是否尝试使用不同的终止值？ -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
正如用户指南所说，您需要将它们保留为向导生成的值。
使用这些属性无需额外的工作。在属性值方面您需要哪些帮助？ 您是否发现了设计方面的任何问题？ -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
@venkata
|
|
|
|
|
|
建议的终止值为100欧姆，向导生成的值为STM_RCAL_CFG＆amp;
TERM_RCAL_OVRD用于此终止值。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
ug476中提到了以下内容 - “终端电阻校准电路”部分。
“MGTAVTTRCAL引脚应连接到MGTAVTT电源和100Ω精密外部电阻上的引脚。” -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
如果使用100ohm终止，则可以使用向导设置值。
您是否尝试使用不同的终止值？ -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2474 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2502 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
644浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
506浏览 1评论
2054浏览 0评论
783浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5742
评论
淘帖
1932
