[问答]

完成DDR3校准的MIG IP失败的原因？

4882 DDR3

问答对人有帮助，内容完整，我也想知道答案 0 大家好我的问题是DDR3校准完成失败。调试结果：dbg_wrcal_err = 1，通过波形，我们可以看到写入模式不匹配。我的问题是MIG IP Core配置中是否有任何参数可以调整它？或者我可以做些纠正吗？硬件按摩如下： FPGA芯片类型：xc7vx690tffg1761-2 DDR3芯片类型：InnoDisk MT8KTF51264HZ-1G9E1 Ancessory内容：MIG IP Core的.xci文件，截图forerror wave表单等关于校准fail.rar 1623 KB 0
2020-7-23 10:09:37　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报胡芝恒相关推荐 • 如何解决电路板中的DDR3校准问题？ 1272 • XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比 8192 • 如何在Vivado中使用MIG设计DDR3 SODIMM接口？ 3408 • cyclone V控制DDR3的读写，quartusII配置DDR3 ip核后，如何调用实现DDR3的读写呢，谢谢 23122 • MIG　IP核管脚分配问题 5107 • 与Kintex 7的DDR3内存接口 1698 • 请问如何选择不同银行的MRCC作为MIG的系统时钟？ 1500 • 可以使用mig生成ddr控制器吗？ 990 • DDR3 IP使配置仅失败slaveMAP怎么办 659 • 请问如何在ML605上支持2G DDR3？ 1018 1个回答

答案对人有帮助，有参考价值 0 嗨，我认为你在写入阶段会看到不一致的模式，所以我怀疑如果你的电路板没有符合任何设计指南，你是否看到一块板或多块电路板出现故障？你能分享你的长度细节吗？ Pease尝试使用Vivado 2014.1并降低内存频率并检查是否发现故障。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索，您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉

2020-7-23 10:26:38 评论举报张奥