完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我正在使用kintex 7系列FPGA我从xilinx获得了通用的IBIS文件并将其转换为适合我的应用程序的特定文件（i：e）将引脚名称和差分引脚更改为我的包中的引脚。如何找到模型 针？ 例如（模拟我应该从IBIS文件中的模型分配的模型中的RIO PIN），因为IBIS文件中的名称是SSTL135_DCI_HP_IN60_I，这样如何找到RIO的确切模型 问候 阿吉辛 
0
|
|
相关推荐
14个回答
|
|
|
嗨，
实际上它是另一种方式，我的意思是根据你的设计信号生成IOstandard IBIS模型 你可以考虑你的硬件设计师，找出你的设计所需的Iostandard，并输入你的ucf / xdc文件。 因此，如果您没有选择任何IOstandard我认为该工具将分配默认值，您可以在IO规划布局（vivado）中打开工具设计并检查IOstandard，或参考selctIO用户指南（UG471）获取支持的默认Iostandards以及稍后的 可以在IBIS中找到合适的模型。 但是，根据外部设备和接口类型以及您将连接信号的FPGA bank的VCCO决定IOstandard信号的始终是desiigner。 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
你在寻找来自rocketIO针脚的IBIS-AMI型号吗？ 如果是这样，您需要从以下链接请求 http://www.xilinx.com/member/ibis_ami/ --Krishna |
|
|
|
|
|
应根据Iostandard类型选择IBIS模型。
请为您的设计RIO PIN提供以下详细信息，然后我可以在IBIS模型中建议合适的IO模型。 - IO标准 -电压 - 品号 -包装类型 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
[Pin] signal_name model_name
T2 RIO_SPARE_ [L1] _TXp T1 RIO_SPARE_ [L1] _TXn 这些是rio引脚，我需要这个引脚的rio模型 以及如何从ibis文件中列出的通用模型中找到与rio相对应的模型 Vmeas = 0.500VCref = 0.000FRref = 50.000OhmVref = 0.000V 模型中的这些值对应于什么？ |
|
|
|
|
|
嗨
在我的设计中，rio信号连接到隔直电容 如果我在设计中包含这些电容器，则输出不适合我的眼罩 如何找到rio和pcie信号的眼罩斑点（tx和rx spec） 在k7系列中 我可以使用rio ibis作为pcie引脚吗？ |
|
|
|
|
|
|
|
|
|
|
|
嗨，
实际上它是另一种方式，我的意思是根据你的设计信号生成IOstandard IBIS模型 你可以考虑你的硬件设计师，找出你的设计所需的Iostandard，并输入你的ucf / xdc文件。 因此，如果您没有选择任何IOstandard我认为该工具将分配默认值，您可以在IO规划布局（vivado）中打开工具设计并检查IOstandard，或参考selctIO用户指南（UG471）获取支持的默认Iostandards以及稍后的 可以在IBIS中找到合适的模型。 但是，根据外部设备和接口类型以及您将连接信号的FPGA bank的VCCO决定IOstandard信号的始终是desiigner。 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
嗨，
我不确定眼罩，但是从DDR控制器和引脚交换明智请在MIG板上发布你的问题，包括工具，IP /控制器版本等细节。 -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
|
|
|
|
|
|
嗨，
请参阅UG899的“使用IBIS模型”部分 HTTP：//www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug899-vivado-io-clock-planning.p ... 另请查看此链接 http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Ibis-writer-utility/m-p/452848 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
HTTP：//www.xilinx.com/support/documentation/sw_manuals/xilinx2014_1/ug899-vivado-io-clock-planning.p ...
另请查看此链接 http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Ibis-writer-utility/m-p/452848 希望这可以帮助 问候， Vanitha |
|
|
|
|
|
对于Transreceiver模块模拟，您需要从以下链接获取ibis ami模型。
http://www.xilinx.com/member/ibis_ami/index.htm --Krishna |
|
|
|
|
|
感谢您的回复
|
|
|
|
|
|
海，
我是一个SI工程师我需要执行ddr3批处理仿真Iam需要FPGA的时序模型如何获得它， 用于使用hyperlynx ddr3批量模拟进行模拟 感谢致敬 agxin mj |
|
|
|
|
只有小组成员才能发言，加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2486 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
997
评论
淘帖
3321
