[问答]

如何为MIG生成的内存控制器选择系统时钟？

问答对人有帮助，内容完整，我也想知道答案 0 你好，如果我在HP库（Bank 32,33,34）中有一个QDRII接口，在设备XC7K325T中的HR Bank（Bank 17,18）中有一个DDR3接口，我该如何为MIG生成的内存控制器选择系统时钟。根据QDRII和DDR3设计系统的设计指南，时钟必须位于存储器接口所在的相同列中。这意味着我需要一个系统时钟用于左列（用于DDR3）和一个系统时钟用于右列（用于QDRII）。相同的内部块将尝试访问QDRII和DDR3内存。所以我认为一个系统时钟作为DDR3，QDRII和其他内部逻辑，IP和块的源时钟是一个很好的设计问题。内部块将尝试访问QDRII和DDR3内存。我对吗？有没有办法为DDR3和QDRII使用一个系统时钟输入？要么为DDR3和QDRII使用两个独立的系统时钟是真实的，更好的方法吗？穆斯塔法苏 Meteksan Inc. 0
2020-7-22 11:04:20　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报贾彩娟相关推荐 • MIG2.3生成两个内存控制器怎么实现？ 1675 • 可以使用mig生成ddr控制器吗？ 982 • XUPV5板和MIG ucf引脚兼容性该怎么分配？ 993 • ZC706中的PL DDR控制器的init完成信号没有被断言 2261 • 如何减少记忆控制器的电力消耗？ 1260 • 如何在ML505板上移植DDR2控制器？ 740 • mig生成的DDR的IP核的问题 4080 • Xilinx ISE的mig生成ddr2 5203 • 请问如何选择不同银行的MRCC作为MIG的系统时钟？ 1492 • 如何在不使用DDR内存控制器的情况下设计FPGA BRAM大容量存储单元？ 2728