完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我有一个来自SY58040的差分CML时钟信号，我需要将它连接到Kintex-7 HP bank。 由于HP银行已连接到DDR3内存，因此该银行的VCCO为1.5V。 是否可以使用（外部）交流耦合和DIFF_SSTL15_DCI标准？ DIFF_SSTL15_DCI内部终端似乎符合“CML AC-Coupled”的SY58040终端建议（图2c，SY58040用户指南第10页）。 我期待着你的回答。 问候， 尼尔斯 sy58040u_original.pdf 429 KB 
0
|
|
相关推荐
2个回答
|
|
|
我担心强大的DCi终端会让人闭眼。
通常，与DC偏置电阻网络耦合的AC具有弱> 1k的值。 在进行布局之前，您需要模拟这个。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2284 浏览 7 评论
2697 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2179 浏览 9 评论
3256 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2324 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
592浏览 1评论
1652浏览 1评论
155浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功，测量TDO无信号输出
2305浏览 0评论
624浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1442
评论
淘帖
180
