完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,我在使用K7 GTX时遇到了问题。
我的主板上有一个K7160t。 在我的设计(ISE版本14.7)中,我使用一个GTX,发送器发送数据,接收器接收数据。 我为GTX模块生成信号CPLLRESET_IN,GTRXRESET_IN,GTTXRESET_IN,TXUSERRDY_IN和RXUSERRDY_IN。 图1。 modelsim仿真结果 现在我的问题是我使用chipcope来观察TX端口和RX端口。 TX数据始终是正确的,但这次RX数据是正确的,下次可能是错误的(数据是定期发送的)。 图2. TX和RX正常工作 在图2中,TX和RX正常工作,TXDATA_I和RXDATA_I相同,同时TXRESETDONE_IN和RXRESETDONE_IN为高.TXFSMRESETDONE_I为高电平且RTFSMRESETDONE_I为低电平。 图3. TX工作正常,RX工作错误 如您所见,当RX工作错误时,接收的数据为0,RXRESETDONE_I为低。 同时TXFSMRESETDONE_I为高电平且RTFSMRESETDONE_I为低电平。错误数据的位置不确定。 我用ibert 5.0G测试物理链接,链接是对的。 任何人都可以给我任何建议吗? 非常感谢。 |
|
相关推荐
1个回答
|
|
我认为RXSTARTUPFSM不会长时间保持RXRESETDONE为高电平且FSMDONE为低电平。
收到错误数据时,能否检查RXRESETDONE是否变为低电平。是否绕过RX缓冲区? -------------------------------------------------- ----------------------------别忘了回复,给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2501 浏览 7 评论
2871 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2330 浏览 9 评论
3424 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2512 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2457浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
660浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
521浏览 1评论
801浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-24 22:59 , Processed in 1.241406 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191