完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有4个相同的板(A B C D),我准备4位文件。
Bitfile1是与chipscope一起进行的,bitfile2是mig7的示例设计,bitfile3是GTX的示例设计,bitfile4是我的真实设计(包括mig和GTX)。 Board-A和Board-B可以通过JTAG完全配置所有四个位文件。 Board-C和Board-D可以使用bitfile1和bitfile3,但是bitfile2和bitfile4失败了。 日志: 信息:iMPACT - 当前时间:2013/9/3 12:43:14 // *** BATCH CMD:程序-p 1 PROGRESS_START - 启动操作。此设备链的最大TCK工作频率:66000000.Validating chain ... 边界扫描链成功验证.1:器件温度:当前读数:-273.00 C,最小值。 读数:-273.00 C1:VCCINT电源:电流读数:0.000 V,最小值 读数:0.000 V1:VCCAUX电源:电流读数:0.000 V,最小值 读取:0.000 VPROGRESS_START - 开始操作。'1':编程设备... Match_cycle = NoWait.Match循环:NoWait LCK_cycle = NoWait.LCK循环:NoWaitdone.INFO:Cse - 错误显示在状态寄存器中,释放完成位不是 1.INFO:Cse - 状态寄存器值:INFO:Cse - 0000 0000 0000 0000 0000 0000 0000 0000 PROGRESS_END - 结束操作。经过时间= 19秒。 Match_cycle = NoWait.Match循环:NoWait LCK_cycle = NoWait.LCK循环:NoWaitINFO:iMPACT - '1':检查完成的引脚.... done.'1':编程终止。 DONE没有进入high.INFO:iMPACT - 当前时间:2013/9/3 12:44:// // *** BATCH CMD:ReadStatusRegister -p 1此设备链的最大TCK工作频率:66000000.Validating chain .. .Boundary-scan chain成功验证.1:器件温度:当前读数:-273.00 C,Min。 读数:-273.00 C1:VCCINT电源:电流读数:0.000 V,最小值 读数:0.000 V1:VCCAUX电源:电流读数:0.000 V,最小值 阅读:0.000 V'1':读取训练寄存器内容...... [0] VALID_0 - 错误或启动结束(EOS)检测:0 [1] FALLBACK_0 - FALLBACK TRIGGERED RECONFIGURATION:0 [2] IPROG_0 - 内部WARMBOOT(IPROG)触发重新配置:0 [3] WTO_ERROR_0 - 看门狗超时错误:0 [4 ] ID_ERROR_0 - FPGA器件IDCODE错误:0 [5] CRC_ERROR_0 - 循环冗余校验(CRC)错误:0 [6] WRAP_ERROR_0 - BPI闪存地址计数器绕错误:0 [7] HMAC_ERROR_0 - HMAC错误:0 [8] VALID_1 - 检测到错误或结束启动(EOS):0 [9] FALLBACK_1 - FALLBACK TRIGGERED RECONFIGURATION:0 [10] IPROG_1 - 内部WARMBOOT(IPROG)触发重新配置:0 [11] WTO_ERROR_1 - 看门狗超时错误:0 [12] ID_ERROR_1 - FPGA器件IDCODE错误:0 [13] CRC_ERROR_1 - 循环冗余校验(CRC)错误:0 [14] WRAP_ERROR_1 - BPI闪存地址计数器绕错误:0 [15] HMAC_ERROR_1 - HMAC错误:0'1':读取 状态寄存器内容... [0] CRC错误:0 [1] DECRYPTOR ENABLE:0 [2] PLL锁定状态:0 [3] DCI匹配状态:0 [4]启动结束(EOS)状态:0 [5] GTS_CFG_B状态:0 [6] GWE 状态:0 [7] GHIGH STATUS:0 [8] MODE PIN M [0]:0 [9] MODE PIN M [1]:0 [10] MODE PIN M [2]:0 [11] INIT_B内部信号状态 :0 [12] INIT_B引脚:0 [13]完成内部信号状态:0 [14]完成引脚:0 [15] IDCODE错误:0 [16]安全错误:0 [17]系统监控超温报警状态: 0 [18] CFG启动状态机阶段:0 [19] CFG启动状态机阶段:0 [20] CFG启动状态机阶段:0 [21]保留:0 [22]保留:0 [23]保留:0 [ 24]保留:0 [25] CFG总线宽度检测:0 [26] CFG总线宽度检测:0 [27] HMAC错误:0 [28] PUDC_B PIN:0 [29]坏包错误:0 [30] CFGBVS PIN :0 [31]保留:0 在Board-C和Board-D上,我可以间接编程SPI Flash。 我回读了闪存并与mcs相比,它是一样的。 但它也无法从SPI闪存启动。 为什么系统监控信息无效? 它与MIG核心有关吗? 因为MIG7即时SYSMON。 包括MIG在内的两个设计都失败了。 谢谢。 |
|
相关推荐
4个回答
|
|
|
|
|
|
VCCADC_0连接到VCCAUX(1.8V)。
VREFP_0和VREFN_0都连接到GND。 在我将bitfile下载到FPGA之前,将返回正确的状态。 下载后,有时它返回正确状态,但有时返回全零。 |
|
|
|
|
|
|
|
当INIT引脚保持高电平时,许多问题都可能导致DONE引脚保持低电平。
本答复记录描述了这种情况的常见原因.DONE保持低电平表示以下任何一个问题:1。 JTAG菊花链连接可能存在一些问题 2.董事会可能存在一些信号完整性问题。 减少TCK并尝试一次 3.配置尚未开始; 设备没有看到同步字。 4.配置已开始,但配置数据已变得不对齐 5.已加载配置比特流,但设备尚未进入启动序列。 在BitGen中仅选择了不正确的步进级别(仅限Virtex-II器件).7。 电源轨电压可能存在一些问题。再次验证数据表推荐值的电压电平。 8.如果可能的范围JTAg信号和INit_B信号并检查 请交叉 _______________________________________________如果有助于解决您的查询,请将此帖子标记为“接受为解决方案”。 因此,它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复,请给予此帖子称赞。 |
|
|
|
只有小组成员才能发言,加入小组>>
2473 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2502 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2150浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
644浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
503浏览 1评论
2053浏览 0评论
783浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-2 17:53 , Processed in 1.424154 second(s), Total 81, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号