完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在某些前提下可以：
01.多路复用开关的响应时间（Ton/Toff等）是否满足要求？输出时钟波形是否有畸变？一般情况下多路复用开关不适用于频率太高的场合； 02.时钟切换后到系统稳定，FPGA的逻辑状态不定（0/1/X/Z），此时它的输出是否对外部器件造成影响？这些影响是否可接受？ 03.如果有影响，程序设计参考建议：添加PLL/MMCM，使用其对外输出的locked信号，表示时钟信号已稳定并锁定。 04.假如时钟切换由FPGA控制，则相关控制逻辑需要使用组合逻辑。
最佳答案
|
|
|
1 条评论
|
|
|
楼上正解，如果实在要用，Vivado有实现的原语，用过切换30M左右的时钟无问题，再高了没试过
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
501 浏览 0 评论
497 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1181 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
2260 浏览 0 评论
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
648 浏览 0 评论
6522 浏览 114 评论
2629 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2386
评论
淘帖
4105
赞
