完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有一系列Iserdes配置为4个CE = 2，DDR，NO IOBdelay，Master Serdes_mode的data_width ...我希望能够将Q输出保持在“0”一段时间。
我以为我可以把RST保持在高水平而且会这样做，但它并没有这样做。 我目前正在使用自由运行的时钟。 我是否需要控制CE然后RST或我错过了什么。 谢谢 
0
|
|
相关推荐
2个回答
|
|
|
你好@ rcinmo
请参阅以下用户指南中的“RESET输入”部分：http：//www.xilinx.com/support/documentation/user_guides/ug361.pdf 在断言IDELATCTRL RDY之后，等待几个CLKDIV周期，然后启用ISERDES / OSERDES（即CE）。 谢谢， 维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？ ？ 如果没有，你应该在发布之前。 此外，MARK这是一个答案，以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
|
|
嗨，
置位后，复位输入使CLK和CLKDIV域中大多数内部ISERDES数据触发器的输出异步驱动为低电平。 例外是输入结构中的前四个触发器，其复位后的值可通过组件上的属性进行选择。 将attributesSRVAL_Q1 / Q2 / Q3 / Q4设置为0并检查您现在是否能够观察到正确的行为。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
734浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
337浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
924
评论
淘帖
157
