完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
关于Virtex-5与具有LVDS DDR信令的并行高速ADC接口的任何应用说明。 我担心数据偏斜,因此需要静态和动态相位对齐。 最接近的appnote是xapp860,但它不使用并行源,更像是Virtex-5到Virtex-5接口。 我也对培训模式感到担忧。 我正在使用的ADC有一种训练模式,我希望在静态相位对齐中使用。 到目前为止,我在网上找不到任何可以帮助我的内容。 我可以想象Virtex-5与并行高速ADC的接口即使不是已经普及。 谢谢。 |
|
相关推荐
8个回答
|
|
你见过这个吗?
http://www.xilinx.com/support/documentation/application_notes/xapp866.pdf(德州仪器模数转换器的Virtex-4和Virtex-5接口) 另一方面: http://www.xilinx.com/support/documentation/application_notes/xapp873.pdf(具有LVDS输入的富士通数模转换器的Virtex-5 FPGA接口) 干杯, BT |
|
|
|
Xapp866用于串行LVDS ADC,xapp873用于连接DAC。
我期待与具有LVDS DDR信令的并行高速ADC接口。 除非我遗漏了一些东西,否则我认为xapp866和xapp873不适用于我。 |
|
|
|
我还没有看到你正在寻找什么。
XAPP873仅仅是未来的一个FYI。 XAPP866(以及XAPP855,856和860)提供了有用的示例用法信息,以补充V5用户指南。 因此,虽然它们可能无法提供交钥匙解决方案,但它们提供了有用的背景信息(例如时钟分配等)。 BT |
|
|
|
|
|
|
|
你能在PDF xapp866.pdf中给我XAPP866.zip吗?
设计设置参考设计文件可从以下网址下载:https://secure.xilinx.com/webreg/clickthrough.do?cid = 55677此ZIP文件包含:•Ads527x_V4_V5:单线接口的经典实现。 最初开发用于ADS527x ADC器件。 [参考1]•Ads6000_V4_1w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的单线实现。•Ads6000_V4_2w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的双线实现。•Ads_U***_To_Uart:连接的示例设计 ADC SPI端口通过UART_2_USB器件连接到PC。 该设计使用PicoBlaze处理器内核。单线和双线实现完全相同。 双线设计预设为双线应用,单线设计预设为单线应用。 但我发现链接不对? 请告诉我邮件中描述的XAPP866.zip。 非常感谢你。 电子邮件:xuls@ihep.ac.cn |
|
|
|
|
|
|
|
你能在PDF xapp866.pdf中给我XAPP866.zip吗?
设计设置参考设计文件可从以下网址下载:https://secure.xilinx.com/webreg/clickthrough.do?cid = 55677此ZIP文件包含:•Ads527x_V4_V5:单线接口的经典实现。 最初开发用于ADS527x ADC器件。 [参考1]•Ads6000_V4_1w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的单线实现。•Ads6000_V4_2w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的双线实现。•Ads_U***_To_Uart:连接的示例设计 ADC SPI端口通过UART_2_USB器件连接到PC。 该设计使用PicoBlaze处理器内核。单线和双线实现完全相同。 双线设计预设为双线应用,单线设计预设为单线应用。 但我发现链接不对? 请告诉我邮件中描述的XAPP866.zip。 非常感谢你。 电子邮件:xuls@ihep.ac.cn |
|
|
|
你能在PDF xapp866.pdf中给我XAPP866.zip吗?
设计设置参考设计文件可从以下网址下载:https://secure.xilinx.com/webreg/clickthrough.do?cid = 55677此ZIP文件包含:•Ads527x_V4_V5:单线接口的经典实现。 最初开发用于ADS527x ADC器件。 [参考1]•Ads6000_V4_1w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的单线实现。•Ads6000_V4_2w_NoBramNoProc:用于Virtex-4器件的ADS6xxx接口的双线实现。•Ads_U***_To_Uart:连接的示例设计 ADC SPI端口通过UART_2_USB器件连接到PC。 该设计使用PicoBlaze处理器内核。单线和双线实现完全相同。 双线设计预设为双线应用,单线设计预设为单线应用。 但我发现链接不对? 请告诉我邮件中描述的XAPP866.zip。 非常感谢你。 电子邮件:xuls@ihep.ac.cn |
|
|
|
只有小组成员才能发言,加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2251 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2419 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
740浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-13 09:10 , Processed in 1.154622 second(s), Total 58, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号