完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在使用AXI-PCIe桥接IP与我的逻辑进行通信。 我的poroject要求有128K内存。 我不知道如何配置AXI BAR地址来扩展内存。 我阅读了IP文档，但没有任何意义。 目前我能够从具有32K PCIe BAR空间的PC读写。 
0
|
|
相关推荐
4个回答
|
|
|
喜
AXI BAR用于从AXI到PCIe（传出数据包）的事务。 AXI条的大小将对应于它可以使用的链接伙伴内存地址的大小。 PCIe BAR用于从PCIe链路（传入数据包）发往核心的数据包。 这将是链接伙伴可以访问的内存大小。 因此，如果有一个端点并且端点上有128K内存（Block RAM或MIG），那么PCIe BAR将被设置为128K。如果它是一个端点并且它想要与具有128K内存的PC通信， 那么AXI BAR需要设置为128K。 PCIEBAR0 / 1/2将是PCIe BAR的参数 AXIBAR0 / 1/2将是AXI BAR的参数。 --hem -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
|
嗨，
我尝试将PCIe BAR更改为128K。 以下是我的配置 - * CKT * PCIe BAR * AXI BAR *地址范围 我将bram ctl地址配置为512K，以便它可以创建一个128K深度的BRAM。 但是这种配置仍然不起作用。 我试图从PC端写入数据并转储整个地址范围，似乎将数据写入意外的位置。 谢谢， |
|
|
|
|
|
|
|
|
|
|
|
喜
有一个答案记录，说明如何设置BAR地址映射。 请参阅此http://www.xilinx.com/Attachment/Xilinx_Answer_65062_AXI_PCIe_Address_Mapping.pdf --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2485 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1744浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3512
评论
淘帖
2360
