完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在开发一个项目，我们正在使用Virtex-5 FPGA从ADC捕获信号，样本存储在128K x 256 SRAM上，数据样本由PC采集。 我相信Virtex-5为BRAM提供了一个选项，虽然我知道深度远不及SRAM提供的，但是我想利用Virtex-5中的BRAM选项作为缓冲区来保持它。 暂时取样直到被PC取得。 这有多难实现？ 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
我不认为任何困难，你可以使用BRAM核心来存储ADC样本。 请访问下面的网页，然后阅读文档，以便撰写和阅读详细信息。 http://www.xilinx.com/products/intellectual-property/Block_Memory_Generator.htm 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
syedhuqa写道：
嗨， 我正在开发一个项目，我们正在使用Virtex-5 FPGA从ADC捕获信号，样本存储在128K x 256 SRAM上，数据样本由PC采集。 我相信Virtex-5为BRAM提供了一个选项，虽然我知道深度远不及SRAM提供的，但是我想利用Virtex-5中的BRAM选项作为缓冲区来保持它。 暂时取样直到被PC取得。 这有多难实现？ 将样品存储在FPGA的BRAM中而不是外部SRAM中实际上要容易得多。 您需要做的就是推断出您需要的内存量。 使其成为双端口，使读取端可以与写入端完全分离。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
736浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
526浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
339浏览 1评论
745浏览 0评论
1943浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1974
评论
淘帖
1897
