完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
在UG191（Virtex-5配置用户指南，第135页）中，它显示“帧从左到右编号，从0开始。对于每个块，除时钟列外，编号为0到25的帧访问该列的互连
这是否意味着编号为26到35的帧是SRL或LUTRAM？如果不是，当CLB配置为SRL或LUTRAM时，SRL或LUTRAM在Virtex-5中使用的是什么帧号？ 我想在回读CLB时跳过SRL帧或LUTRAM帧，所以我必须知道SRL帧或LUTRAM帧的地址。 提前致谢。 handoujack 
0
|
|
相关推荐
3个回答
|
|
|
H，
LUT或LUT ram的配置框架是相同的。 如果它们是LUT或LUTRAM，则64位LUT没有区别。 在帧中有一点告诉CLB它是LUT还是LUTRAM，但是在非LUTRAM能力的帧中，设置该位什么也不做，因为没有什么可以控制的。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
H，
将CLB配置为LUT。 然后将其更改为LUTRAM。 差异两个.bin文件 它被称为比特流黑客，如果您打算对设备进行逆向工程，那么您需要学习如何操作。 Xilinx不提供这种信息，因为销售产品的客户不需要知道这一点，并且支持哪一点做什么是不可行的。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
只有小组成员才能发言，加入小组>>
2474 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2502 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2161浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
645浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
506浏览 1评论
2054浏览 0评论
783浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1024
评论
淘帖
1366
