完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我最近正在进行FPGA测试工作,我碰巧使用xilinx文档中描述的回读捕获UG191.i可以使用回读验证功能回读配置存储器数据,但我无法使用CAPTURE_VIRTEX5原语读回FF和Latch状态。 这是我的工作流程: 1)我的设计中的实例CAPTURE_VIRTEX5。(设计只是2个FF,并且值相反)。 2)断言某些clk周期的CAP输入(ONE SHOT =“TRUE”),CLK = 33Mhz。 3)在此之后,进行回读验证以回读配置存储器数据(我按照ug191 p143中的描述进行)。 问题是我读回的数据与没有回读caputre的数据相同。我认为捕获操作不成功。 命令序列如下 1)写入CFG_IN寄存器:0xFFFFFFFF:虚拟字0xAA995566:同步字0x20000000:noop instruction0x30008001:类型1,写入,GCAPTURE0x0000000c:用于virtex5的GCAPTURE cmd lx110t0x20000000:noop 0x20000000:noopby现在捕获序列已完成。 接下来是回读验证序列,这是在xilinx文档UG191第143页之后完成的。 所以任何人都可以告诉我为什么我不能捕获FF的状态? |
|
相关推荐
1个回答
|
|
一旦在Capture块上触发捕获,就不需要使用config命令发出GCAPTURE。
由于您正在写CFG_IN,我假设您正在使用JTAG来执行此操作。 这个步骤不是必需的。 但是,由于您已经拥有JTAG,因此可以考虑使用iMPACT来捕获回读数据。 (你需要设置environemnt变量XIL_IMPACT_VIRTEX_DUMPBIN和XIL_IMPACT_IGNORE_MASK_FILE.iMPACT会在你调用的目录中生成一个bin文件。)当你生成位文件时,bitgen有一个-l选项来生成.ll文件,它应该告诉你什么 您的FD偏移量在比特流内。 商祺伟 |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1174浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 18:29 , Processed in 1.419541 second(s), Total 75, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号