完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，我的朋友！
我现在正在处理Virtex5 GTP。 我正在将xapp713移植到Virtex5 FPGA。我将使用发送器和接收器来传输PRBS并接收PRBS。 在接收方，我将接收PRBS，因此我将使用逗号检测和对齐模块。 但现在我有点困惑。 如何在发送端发送逗号？ 如果我只是使用GTP传输PRBS并接收PRBS，我是否必须使用逗号来对齐字节边界？ 我会在接收方做错误比较。 我使用的GTP是16bit宽度接口，内部数据宽度为8bit。 我不使用8b / 10b代码。 任何帮助将不胜感激！ 
0
|
|
相关推荐
5个回答
|
|
|
如果您使用原始PRBS模式，则不需要任何逗号对齐。
接收器侧的检查器将当前并行数据作为种子并计算预期的下一组数据，然后将其与接收的数据进行比较以确定其是否正确。 这是一个持续的过程。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
如果您使用原始PRBS模式，则不需要任何逗号对齐。
接收器侧的检查器将当前并行数据作为种子并计算预期的下一组数据，然后将其与接收的数据进行比较以确定其是否正确。 这是一个持续的过程。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
谢谢你！
正如你所说，我不需要使用逗号对齐。 这意味着接收方的并行数据与发送方不会产生任何错误不一样？ 例如，MSB成为LSB，要将此数据用作接收方的种子，我仍然可以生成下一个要比较的PRBS吗？ 任何帮助将不胜感激！ |
|
|
|
|
|
|
|
|
|
|
|
非常感谢，mc！：smileyhappy：
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2512 浏览 7 评论
2881 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2338 浏览 9 评论
3431 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2519 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2631浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
671浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
536浏览 1评论
822浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1009
评论
淘帖
2831
