完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
PCIe-Spec定义在稳定供电后100ms，PCIe设备必须为链路训练做好准备。 使用7系列Zynq设备无法达到此时间。 我使用了两种方法来减少启动时间： - 优化FSBL以达到SPI控制器的最大50MHz QSPI频率.-使用比特流压缩将我的比特流文件减少到大约1,6MB而不是3,6MB 通过这种方法，我可以达到160毫秒左右的启动时间。 这适用于某些PC但不适用于所有PC。 我知道Tandem配置将是达到100ms的解决方案。 但在“PCI Express的7系列集成模块”中，Tandem配置显示为灰色。 如何使用/启用？ 还有什么办法可以达到100毫秒的启动要求？ 否则7系列FPGA不能用于PCI-Express应用...... 
0
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
嗨@ dbau，
您可以尝试优化bootrom，请查看以下链接中的bootrom优化部分 https://www.xilinx.com/support/answers/55572.html 有一个附加到AR的Excel工作表，它将在您设置引导rom优化后给出引导时间估计 --Krishna |
|
|
|
|
|
嗨克里希纳，
最后几天，我尝试用你给我的提示来加速启动。 我的设计中存在以下事实.- QSPI闪存：1.8V时的西门子S25FL256S（Zynq bank 500连接到1.8V），因此最大值为66MHz- Boot-Type = NonSecure- Zynq-Device：Z7015-配置：双8- 位并行使用2个闪存，每个闪存128Mbit- BootROM设置：默认 - 认证类型：无 - 128KB BootROM CRC：否（我永远不会更改某些东西，我认为默认情况下CRC校验已关闭） - Bitstream-File压缩 大小为1,8MB-FSBL：比特流作为第一个加载 Exel-Sheet从BOOTROM-Time 72 + Time-to-Load-PL-Bitstream 58 = 130ms发出BOOTTIME 我测量我的设计158ms。 我的PMIC对不同Zynq电源的加速时间不超过10ms。 因为我没有解释，从28ms不匹配？ 我尝试优化双QSPI非安全寄存器初始化而不起作用。 我将推荐的分频器设置为2（使用DDR-CLK-Controller和133,33MHz）将QSPI环回更改为0延迟。 没什么区别。 在FSBL的哪个位置我必须配置QSPI寄存器初始化？ |
|
|
|
|
|
|
|
|
|
|
|
通过优化的BOOTROM，我可以降到138毫秒左右。
我在1.8V（Zynq bank 500连接到1.8V）上使用S25FL256S和62.5MHz QSPI-CLK 我优化了寄存器： 0xF8000120：0x1F0002000xF8000720：0x000002020xF800014C：0x000008010xE000D000：0x800A00C10xE000D038：0x000000200xE000D0A0：0xE2FF02EB 只有部分重新配置才能实现更多功能 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2253 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2419 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
741浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3635
评论
淘帖
1643
