完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，我需要对配置时间做一些澄清。
使用所有可用的不同方法，virtex-6 lx550t的配置时间是多少？ 对于BPI来说就是这样 137 Mb / 16位宽度/ 2 Mhz = 4.2 对于SelectMap主站和从站怎么样？ 和SPI？ 您如何计算这些并且对于选择的地图而言，时钟速率不是显着更高，为什么？ 
0
|
|
相关推荐
3个回答
|
|
|
路易斯，
http://www.xilinx.com/support/documentation/user_guides/ug360.pdf 是一个开始阅读的好地方。 如果CCLK为100 MHz，并且使用具有16位并行总线的模式，则137 Mb /（16b * 100 MHz）= 0.086秒（86毫秒）。 检查你的公式，你应该得到时间单位（1 /频率）。 基于这个非常简单的检查，你的公式是错误的！ 你解决了配置频率：每秒4.281 .... Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
谢谢你的快速回复。
我的公式没错，操作顺序不明确。 据说你可以插入一个计算器或C程序如何看到它（137将被16分割，结果将被2分割），这与你写的除括号以外的内容相同。 同样是的，我开始阅读该文档，但我希望得到关于每种方法的优势与拒绝的基本概述答案，但主要是问题是为什么SelectMAP可以支持CCLK @ 50Mhz，使得它明显快于支持CCLK @ @ 2Mhz的BPI ？ 一个基本的答案/原因将不胜感激，因此我不必深入研究整个文档来试图找出它。 |
|
|
|
|
|
FWIW，ADEPT（http://mysite.verizon.net/jimwu88/adept/）使用简化的公式（如本线程中提到的公式）计算不同配置模式，宽度等的总配置时间。
它还包括电源斜坡时间。 查看此博客了解更多详细信息：ADEPT特殊引脚设置窗口 BPI的实际配置时间可能会更长，因为如果我正确记住它，它也有访问时间要求。 干杯，吉姆 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2303 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2474 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1471浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
601浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
467浏览 1评论
2018浏览 0评论
741浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1570
评论
淘帖
1063
