完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在使用ML401 / ML402 / ML403评估平台,在文档'Virtex-4 FPGA封装和引脚规范'(UG075)中,页码:46,它说,Pins,VP_SM,VN_SM,VREFN_SM,VREFP_SM,AVDD_SM和AVSS_SM应该 连接到GND。 但在相关的原理图(ML401_2_3.pdf)中,这些引脚通过电阻和电容连接。 这些针脚的用途是什么? 它们如何在原理图中使用? 问候, Arasu |
|
相关推荐
1个回答
|
|
ML40x电路板是在Virtex-5系列产品生命周期的早期ES阶段开发的。
当这些设备投入生产时,删除了一个名为System Monitor的功能,并更新了文档以反映这一点。 http://www.xilinx.com/support/answers/20102.htm 请遵循ug075中的建议,而不是ML40x原理图 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2253 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2419 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
741浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-13 11:00 , Processed in 1.228692 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号