[问答]

virtex-5的io引脚的时钟速度是多少

1578 时钟

问答对人有帮助，内容完整，我也想知道答案 0 喜我正在使用xcv5sx95t，我正在使用一个时钟速度为150mhz的qdr ram作为我的记忆，这个界面我想从外部给一个150 mhz的时钟到virtex-5，以便与其他设备正确同步（而不是使用 DCM），这是不可能的？，为此，我可以使用virtex-5的任何Clock Capable io引脚吗？ 0
2020-6-3 14:24:38　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报严岩相关推荐 • 如何找到golbal时钟IO引脚 1194 • 关于Virtex-5 FXT平台的知识点看完你就懂了 852 • Virtex-5系统监视器本身的功耗是多少？ 1139 • Stratix III FPGA与Xilinx Virtex-5之间有什么不同？ 1936 • Virtex-5 LUT的波形形状是什么 1263 • 基于Virtex-5 LXT FPGA的PCIe端点该怎样去设计？ 1651 • Virtex-5亚稳态保护是什么 1089 • 在Virtex-5 FPGA中如何使用BRAM代替SRAM 2015 • 如何将Virtex-5 I/O引脚用于差分对输入? 2162 • virtex-5 电源解决方案 4794 1个回答

答案对人有帮助，有参考价值 0 嗨，如果此150MHz是FPGA的输入端口，则首选CCIO。 DCM不是必须的。时序是您设计的关键。如果这个150MHz时钟是差分信号，那就更好了。如果可能的话，做IBIS simulatin。

2020-6-3 14:44:24 评论举报高原