完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
考虑到所有因素，设备BRAM的最高速度是多少，它是FPGA速度的25/50 / 75％？ 是的我知道外部延迟和路由将最终控制最大值，但有任何威廉希尔官方网站 考虑因素表明BRAM只能以设备速度的百分比计时。 C。 
0
|
|
相关推荐
4个回答
|
|
|
code_slave写道：嗨，
考虑到所有因素，设备BRAM的最高速度是多少，它是FPGA速度的25/50 / 75％？ 是的我知道外部延迟和路由将最终控制最大值，但有任何威廉希尔官方网站 考虑因素表明BRAM只能以设备速度的百分比计时。 C。 我确信非常好的DATA SHEETS会告诉你BRAM可以计时的最大频率。 它还告诉您可以计时其他同步事物的最大频率。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
您的回复有两个主要问题：
1.哪个数据表？ 2. Block Ram（BRAM）V1.00a DS444未提及时钟频率，如果地址在下降沿/上升沿输入器件，它是否提及，也没有提到输出准备好之前的时钟周期数 。 如果你要讽刺的话，我宁愿你也不打扰回复，请保留它，以便在私人聚会上为你的朋友们提供帮助。 |
|
|
|
|
|
你用的是什么设备？
频率信息包含在器件系列数据手册中。 例如，如果您使用的是Virtex-5，那么DS202表68第48页包含不同速度等级的不同模式的最大频率。 http://www.xilinx.com/support/documentation/data_sheets/ds202.pdf -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
code_slave写道：
您的回复有两个主要问题： 1.哪个数据表？ 嗯，您正在使用的特定设备的数据表。 2. Block Ram（BRAM）V1.00a DS444未提及时钟频率，如果地址在下降沿/上升沿输入器件，它是否提及，也没有提到输出准备好之前的时钟周期数 。 我从未见过DS444因为我从未使用过核心生成器。 然而： a）DS444适用于所有可能的器件系列和速度等级，这就是为什么对于您实际使用的特定系列/设备的RTFDS非常重要的原因，以及 b）每个家庭的用户指南都有关于BRAM操作的详细信息，它将回答您的所有其他问题。 如果你要讽刺的话，我宁愿你也不打扰回复，请保留它，以便在私人聚会上为你的朋友们提供帮助。 好吧，对不起，但是如果你已经阅读过设备数据表和用户指南，你就会问一个易于回答的问题。 这些信息都在那里，很容易找到，如果你只是懒得看。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2442 浏览 7 评论
2835 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3388 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2483 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1728浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2035浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3536
评论
淘帖
377
