完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
如果您将4个MGT发送器连接到4个MGT接收器，则这是4个通道，而不是8.当您通道绑定时，所有发送器必须使用相同的REFCLK，TXUSRCLK和TXUSRCLK2单个DCM和1或2个BUFG（取决于TX）
数据宽度）将用于驱动所有TXUSRCLK和TXUSRCLK2输入，就像TX数据源一样。 当您通道绑定时，所有接收器必须使用相同的REFCLK，RXUSRCLK和RXUSRCLK2A单个DCM和1或2个BUFG（取决于RX数据宽度）将用于驱动所有RXUSRCLK和RXUSRCLK2输入以及RX数据接收器 。如果您使用的是8B10B编码和时钟校正，则不应使用RXRECCLK，而应使用其中一个MGT的TXOUTCLK或REFCLKOUT。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
对不起，我连接了四个收发器，所以我有8个通道。
我使用单个txoutclk来驱动单个DCM，然后驱动8个txusrclk和txusrclk2.3。 我的MGT接收不在MGT发射器的同一块PCB板上，并且它们有noshared时钟，所以我使用MGTCLK驱动refclkin.if不使用rxrecclk，RXDATAs是否正确？4。 我测试rxchanbondseq信号为零，为什么通道不粘合？ 我是否插入一些空闲代码到通道同步？谢谢！ |
|
|
|
|
|
通道绑定链路可以在板之间进行。
两块板上的MGT需要有一个REFCLK源，这两个时钟的频率必须在100ppm以内。 如果通道绑定协议使用8b10b编码，则时钟校正则不需要使用RXRECCLK。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
这是我的fpga程序，fpga1和fpga2不在同一个pcb板上，并且poweron序列是随机的，我使用chipcope查找：六个通道主要是绑定，但偶尔一个或两个通道不绑定。所以这种情况是随机的
，我知道为什么？ fpga0323.rar 72 KB |
|
|
|
|
只有小组成员才能发言，加入小组>>
2442 浏览 7 评论
2835 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3388 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2483 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1723浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2035浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1642
评论
淘帖
885
