完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1178
|
嗨，
我的项目是基于芯片的VHDL设计和实现网络 我使用Xilinx ISE和合成buti不知道如何找到（区域，延迟，吞吐量，功率）的设计 我在附件中获得了报告中的信息（设计摘要，时间摘要）。 那么内存使用是什么意思？ 如果他知道如何找到他们，请任何人帮助我吗？ 
0
|
|
相关推荐
5个回答
|
|
|
@reeyam切片，盖茨等 - 这一切都在你刚刚粘贴在这里的报告中。
vitorian.com ---我们这样做很有趣。 总是给予赞誉。 如果您的问题得到解答，请接受解决方案。我不会回复个人信息 - 请改用论坛。 |
|
|
|
|
|
|
|
|
|
|
|
但是时间报告中已经存在最小周期和最大频率
|
|
|
|
|
|
@reeyamwell有时您会发现最好不要在您的设计中只有一个频率，并且有更多不同频率的区域。
例如，您可以在一个频率中拥有所有流，而在较低频率中使用较慢的内存映射部分。 但是，是的，一旦你知道你的最大松弛，那么你知道最大频率（对于一个区域）。 vitorian.com ---我们这样做很有趣。 总是给予赞誉。 如果您的问题得到解答，请接受解决方案。我不会回复个人信息 - 请改用论坛。 |
|
|
|
|
|
非常感谢但我没有找到如何计算我的设计中的延迟和吞吐量请如果任何人有信息帮助我
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2485 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1736浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2127
