完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好xilinx，
我试图执行的系统要求如下： 1 - 至少3个视频输入（复合或HD-SDI）（我可能会使用合适的视频解码器进行复合，看起来很简单。但不知道如何处理hd-sdi） 输入时支持PAL和NTSC 3个可配置的比特率，介于128kbps-8Mbps之间 4个可配置的GOP和fps参数 5兼容3.1级及更低 我在xilinx和其他网站上搜索了ipcores，但找不到满足我所有要求的解决方案。 我在ipcores datasheet上找不到关于hd-sdi的任何信息 你能给我一个经济有效的解决方案或者只是一个解决方案？ 
0
|
|
相关推荐
3个回答
|
|
|
HI @josekobe，
这就是您需要与销售人员（FAE）交谈的原因，这可以帮助您选择设计。 您可以在PG071（链接）中获得有关SMPTE IP的更多详细信息。 关于h264 IP，这是来自我们的合作伙伴，我没有很多关于它的信息。 我甚至不确定这是您项目的最佳选择。 再一次，与FAE交谈。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx威廉希尔官方网站 支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 在原帖中查看解决方案 |
|
|
|
|
|
嗨@josekobe，
您应该联系经销商讨论您的需求（链接）。 我们有2个IP用于HD-SDI： - > 3G-SDI IP（链接） - >和UHD-SDI IP（可以达到12G-SDI）（链接） 对于H264编码，您必须决定是否要使用MPSoC EV（使用集成的视频编解码器（VCU）），或者如果您想使用FPGA（我们的合作伙伴提供h264编码，您需要与之讨论） 销售）。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx威廉希尔官方网站 支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
734浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
337浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1068
评论
淘帖
1226
