完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
|
|
|
@nishantangadi很难回答你的问题，因为细节很模糊。
1.在定制的kintex-7系列板上连接的Kintex-7的10个引脚是什么？ 2. Kintex-7的部分＃是什么？ 3.这10个引脚的Bank电压是多少？ 分享本节的原理图，以便更好地理解它。 4.您指的是Whichzynq-7评估板？ 5.您计划将Zynq Bank的哪一部分连接到Kintex-7的10个引脚？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
@gnarahar以下是您需要的详细信息。
1.T6，AA5，AB5，AB8，AB7，AA6，AB6，AA10，AB10，AA9。 2＆amp; 3. Kintex-7系列X337K160T-2FBG484的Bank33，I / O电压等级为1.8v 4. KRM-3Z7045 5. ZYNQ XC7Z045 bank 12的12行I / O电压为1.35v至3.3v 如果需要更多细节，请告诉我。 感谢致敬， Nishant Anagdi |
|
|
|
|
|
@nishantangadi
1.T6，AA5，AB5，AB8，AB7，AA6，AB6，AA10，AB10，AA9。 这些引脚在哪里？ 到连接器或在哪里？ -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
736浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
526浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
339浏览 1评论
745浏览 0评论
1943浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1863
评论
淘帖
1951
