完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
3916
|
嗨，大家好，
我有一个问题，在VIVADO HLS 2017.1中运行C RTL协同仿真。 我已成功运行2014和2016版本的代码。 任何人都可以告诉我为什么报告NA仅用于间隔？ - - - - - - - - - - - - -源代码 - - - - - - - - - - - - ------------ #include #include“ap_int.h” void scounter（volatile int delay，volatile int divider，volatile ap_int * counter）{ #pragma HLS INTERFACE ap_none register port = counter #pragma HLS INTERFACE ap_none register port = delay #pragma HLS INTERFACE ap_none register port = divider #pragma HLS RESOURCE variable = delay core =“ - bus_bundle CONTROL_BUS”#pragma HLS RESOURCE variable = divider core =“ - bus_bundle CONTROL_BUS”#pragma HLS RESOURCE variable = return core = AXI4LiteS metadata =“ - bus_bundle CONTROL_BUS “ {for（volatile int i = 1; i {* counter = i; for（volatile int ii = 0; ii 
0
|
|
相关推荐
4个回答
|
|
|
您好@deepa_krishna，
我想这是因为你的分频器和延迟值不固定。 所以间隔取决于它们。 如果将它们固定为某个值（不是函数的输入），则应该具有该间隔的值。 问候， 弗洛朗 FlorentProduct应用工程师 - Xilinx威廉希尔官方网站 支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复，kudo，并接受作为解决方案。 |
|
|
|
|
|
|
|
|
|
|
|
正是由于这个警告，我无法得到它
在阅读UG902时，我认为仲裁数据类型和易失性不能一起使用。 所以我更改了volatile ap_int led * toap_int led *。 但是，我收到了以下警告。 我甚至尝试将接口更改为M_AXI并将偏移设置为slave。 因为我已经将数据类型定义为4位。 我无法使用该界面。 警告：[RTGEN 206-101]模式'ap_none'的端口'led_V'可能需要相关的数据有效信号才能正确地与其他模块或测试平台通信; 自动C / RTL协同仿真可能无法验证此类端口。 请帮我解决这个警告 |
|
|
|
|
|
如果涉及算术运算，则不能一起使用任意数据类型和volatile
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
734浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
337浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
4378
