完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我想在Ultrascale FPGA中用40G以太网系统(2.0)IP执行远端PMA和PCS Loop。
我已经提到了文档“40G / 50G高速以太网v2.0(PG 211)”,其中只提供了有限的信息。 在本文档中,指定了信号“gt_loop back_in [12 | 6:0]”,建议参考GT用户指南以获取更多信息。 因此我提到了“UltraScale架构GTY收发器(UG 578)”,其中环回端口被描述为: LOOPBACK [2:0] 000:正常操作001:近端PCS环回010:近端PMA环回011:保留100:远端PMA环回101:保留110:远端PCS环回 基于这些信息,我给了IP100 PMA环回的gt_loop back_in [12:0]引脚的值为“100100100100”(因为我使用了40G,它有4个通道)。 但这不起作用。 我正在传输和检查来自另一个NIC的数据包,这两个是通过电缆连接的。 在GB 578中,指定了一些其他步骤来执行该PMA和PCS回送。 但是这些端口在40G以太网系统(2.0)IP中不可用且无法访问。 那么,我怎样才能用这个IP执行这些循环回传? 执行此操作的必要步骤是什么? |
|
相关推荐
2个回答
|
|
你好
核心仅使用GT支持近端PMA环回,因为其他模式需要额外的更改,如UG576中提到的并不简单。 虽然远端PCS需要提供相同的参考时钟,但除非两个设备都在板上,否则这是不可能的。 对于远端PMA,您需要对缓冲区时钟选择进行其他更改。 您可以在示例设计选项中生成GT中的内核,并在PMA模式下执行其他更改,并且可以在PCS模式下提供相同的时钟。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- 在原帖中查看解决方案 |
|
|
|
你好
核心仅使用GT支持近端PMA环回,因为其他模式需要额外的更改,如UG576中提到的并不简单。 虽然远端PCS需要提供相同的参考时钟,但除非两个设备都在板上,否则这是不可能的。 对于远端PMA,您需要对缓冲区时钟选择进行其他更改。 您可以在示例设计选项中生成GT中的内核,并在PMA模式下执行其他更改,并且可以在PCS模式下提供相同的时钟。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1761浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-12 19:28 , Processed in 1.178794 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号