完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
一个，
它可能会破坏设备。 1.8V的1.8V晶体管超出了abs max规范。 我们不去那里（如何破碎？是浪费你的时间和我们的时间）。 询问abs max之外发生的事情是一个我们不能也不能回答的问题。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
您是否可以轻松地将所有电源的电源更改为1.8V（例如，通过交换稳压器IC）？
3.3V会损坏惠普银行，但HP和HR银行的1.8V都会好转。 或者只是切断痕迹，让惠普银行无动力; 他们显然不会工作但他们不会造成任何损害。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2461 浏览 7 评论
2853 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2314 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2496 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2014浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
639浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
495浏览 1评论
2043浏览 0评论
769浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
813
评论
淘帖
2227
