完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，我正在使用vivado 2013.3我试图在zedboard上进行VITA传递，但是当我生成一个比特流时，我已经在这条消息的末尾列出了问题（我有一个视频评估许可证）
和图像处理）错误信息： 信息：[项目1-484]检查点是使用build 329390read_checkpoint创建的：time（s）：cpu = 00:01:06; 逝去了= 00:02:22。 记忆（MB）：峰值= 939.977; 增益= 757.891INFO：[通用17-347]试图获得功能'实施'和/或设备'xc7z020'INFO的许可证：[通用17-349]获得功能'实施'和/或设备'xc7z020'的许可 信息：[通用17-83]发布许可证：ImplementationERROR：[Common 17-69]命令失败：此设计包含一个或多个不支持比特流生成的内核：v_spc 执行“write_bitstream -force tutorial_wrapper.bit”信息：[Common 17-206] 2017年3月30日星期三13:28:23退出Vivado ... 这里有什么问题？ 你可以帮我吗。 最好的祝福， MASSOUDSAIF EDDINE 
0
|
|
相关推荐
11个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
@ saif123，
此论坛主题可以为您提供帮助：https：//forums.xilinx.com/t5/Installation-and-Licensing/block-v-spc-is-locked/td-p/594078 您需要请求Xylon获取此核心的许可。 谢谢，Nupur ----------------------------------------------- --------------------------------------------- Google在发布之前提问 。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（点击星标）。 |
|
|
|
|
|
|
|
|
|
|
|
@ saif123，
好像您的IP存在于块设计中。 在Hierarchy窗口中，右键单击块设计并选择重置输出产品，然后选择Generate output products。 生成输出产品时，选择每个Ip的上下文。 在此之后生成比特流。 如果这没有帮助，那么就像我之前的帖子中提到的那样共享许可文件和xinfo。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
嗨@ saif123，
你能不能分享以下内容 1.通过电子邮件发送给您的许可文件。 2.在Vivado TCL控制台中运行以下命令并共享生成的xinfo.txt文件。 report_environment -file /xinfo.txt 谢谢＆amp; 问候， Sravanthi B |
|
|
|
|
|
@ saif123，
您是否拥有v_spc核心的许可证，这是有缺陷的像素校正IP？ 从这个IP的产品指南，我看到这个核心不是免费核心，它需要许可证。 https://www.xilinx.com/support/documentation/ip_documentation/v_spc/v7_0/pg005_v_spc.pdf 如果您没有此IP许可证，那么您需要联系Xylon，因为此核心已停产且无法为此购买或生成许可证。 https://www.xilinx.com/products/intellectual-property/ef-di-def-pix-corr.html --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
你好@ sayedz谢谢你的帮助这个问题是由我自己解决的问题
|
|
|
|
|
|
@ saif123，
你能否分享一下你是如何解决这个问题的？ 问候，赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
是的，我在项目中愉快地使用v_spc。
你可以消除并且只是做其他人之间的连接ip就是所有你有一个正常的结果和你的教程功能（fmc_imageon _vita passthrougth）respectmassoud saifeddine |
|
|
|
|
只有小组成员才能发言，加入小组>>
2468 浏览 7 评论
2855 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2317 浏览 9 评论
3400 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2498 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2110浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
640浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
498浏览 1评论
2048浏览 0评论
778浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1477
评论
淘帖
940
