完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HI，
我正在使用Vivado 2014.2和SDK 2014.2进行部分重新配置的项目。 我想使用AXIHWICAP IP执行部分重新配置，我必须生成部分位文件。 但是Vivado工具没有部分重新配置许可证。 有没有任何方法可以生成部分位文件？ 谢谢， 迪夫亚 
0
|
|
相关推荐
3个回答
|
|
|
divyams @ 9656，
请避免创建重复的帖子。 我在下面的论坛帖子中解决了你的同一个问题： https://forums.xilinx.com/t5/Welcome-Join/PARTIAL-BIT-FILE-GENERATION/m-p/746666#M42962 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
嗨divyams @ 9656
您可以通过发送电子邮件至pr_access@xilinx.com 30天来获取访问权限评估许可。 问候 罗希特 -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- RegardsRohit ------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- ---------------------- |
|
|
|
|
|
Hidivyams @ 9656 ,,
是的，您应该在许可证文件中具有部分重新配置功能 http://www.xilinx.com/products/design-tools/vivado.html 谢谢， Sarada -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2438 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2305 浏览 9 评论
3384 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2480 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1633浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
608浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
474浏览 1评论
2024浏览 0评论
748浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2015
评论
淘帖
7014
